存储器原理与接口 优秀PPT.ppt

存储器原理与接口第1页，本讲稿共52页5.1存储器分类一、有关存储器几种分类n n存储介质分类半导体存储器半导体存储器磁盘和磁带等磁表面存储器光电存储器第2页，本讲稿共52页n n按存取方式分类随机存储器RAM(RandomAccessMemory)RAM(RandomAccessMemory)只读存储器ROMROM（Read-OnlyMemory）串行访问存储器串行访问存储器(SerialAccessStorage)(SerialAccessStorage)第3页，本讲稿共52页n按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器第4页，本讲稿共52页二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM2、只读存储器ROM第5页，本讲稿共52页二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAMa.静态RAM（ECL，TTL，MOS）b.动态RAM第6页，本讲稿共52页2、只读存储器ROMa.掩膜式ROM b.可编程的PROM c.可用紫外线擦除、可编程的EPROM d.可用电擦除、可编程的E2PROM等 第7页，本讲稿共52页绝缘层绝缘层浮动栅雪崩注入式浮动栅雪崩注入式MOS管管可用紫外线擦除、可编程的EPROM第8页，本讲稿共52页n编程编程n使栅极带电n擦除擦除nEPROM芯片上方有一个石英玻璃窗口n当一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。n一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。第9页，本讲稿共52页 浮栅隧道氧化层浮栅隧道氧化层MOS管管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（：浮栅与漏区间的氧化物层极薄（20纳米以下），称为隧道纳米以下），称为隧道区。当隧道区电场大于区。当隧道区电场大于107V/cm时隧道区双向导通。时隧道区双向导通。当隧道区的等效电容极当隧道区的等效电容极小时，加在控制栅和漏极间小时，加在控制栅和漏极间的电压大部分降在隧道区，的电压大部分降在隧道区，有利于隧道区导通。有利于隧道区导通。擦除和写入均利擦除和写入均利用隧道效应用隧道效应10ms可用电擦除、可编程的E2PROM第10页，本讲稿共52页分分 类类掩模掩模ROM可编程可编程ROM（PROM）可擦除可编程可擦除可编程ROM（EPROM）随机存储器随机存储器RAM静态存储器静态存储器SRAM动态存储器动态存储器DRAM按按功功能能(Read-Only Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEEPROM只读存储器只读存储器ROMFlash Memory(Ultra-Violet)(Electrically)电可擦除电可擦除紫外线擦除紫外线擦除(Static RAM)快闪存储器快闪存储器(Dynamic RAM)只能读出不能写入只能读出不能写入,断电不失断电不失还可以按制造工艺分还可以按制造工艺分为双极型和为双极型和MOS型两型两种。种。主要指标：存储容量、存取速度。主要指标：存储容量、存取速度。存储容量存储容量:用字数用字数位数表示，也可只用位数表示。如，某动态存储器位数表示，也可只用位数表示。如，某动态存储器的容量为的容量为109位位/片。片。第11页，本讲稿共52页三、多层存储结构概念1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构的多层存储体系充分体现出容量和速度关系第12页，本讲稿共52页第13页，本讲稿共52页2、多层存储结构寄存器Cache(高速缓存)内存磁盘磁道、光盘第14页，本讲稿共52页Cache主存层次：解决CPU与主存的速度上的差距；主存辅存层次：解决存储的大容量要求和低成本之间的矛盾。第15页，本讲稿共52页5.2、主存储器结构一、主存储器的主要技术指标n n存储容量n n存取速度n n可靠性n n功耗第16页，本讲稿共52页1、容量存储容量 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。第17页，本讲稿共52页2、存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。SDRAM:12ns 10ns 8nsRDRAM:1ns 0.625ns第18页，本讲稿共52页3、可靠性可靠性是用平均故障间隔时间来衡量（MTBF,MeanTimeBetweenFailures）4、功耗 功耗通常是指每个存储元消耗功率的大小 第19页，本讲稿共52页二、主存储器的基本组成MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。第20页，本讲稿共52页1 1、静态存储单元、静态存储单元、静态存储单元、静态存储单元第21页，本讲稿共52页第22页，本讲稿共52页（2 2）动态存储单元）动态存储单元）动态存储单元）动态存储单元 第23页，本讲稿共52页（3 3）、结构）、结构）、结构）、结构n n 地址译码地址译码n n 输入输出控制输入输出控制n n 存储体存储体存储体存储体第24页，本讲稿共52页地地址址线线控制线控制线数据线数据线存储体存储体译译码码器器输输入入输输出出控控制制单译码结构单译码结构第25页，本讲稿共52页地址译码器：接收来自地址译码器：接收来自CPU的n位地址，经译码后产生2 2n个地址选择信号，实现对片内存储单元的选址。个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CSCS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的写控制信号，形成芯片内部控制信号，控制数据的读出和写入读出和写入(双向双向)。存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。第26页，本讲稿共52页译码器译码器译码器译码器矩阵译码电路矩阵译码电路行线行线列线列线地地址址线线地址线地址线第27页，本讲稿共52页第28页，本讲稿共52页第29页，本讲稿共52页一一、8086CPU的管脚及功能的管脚及功能 8086是16位CPU。它采用高性能的N沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装5.3、8086CPU总线产生第30页，本讲稿共52页第31页，本讲稿共52页二、二、8086的两种工作方式的两种工作方式最小模式：最小模式：系统中只有8086一个处理器，所有的控制信号都是由8086CPU产生。最大模式：最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。第32页，本讲稿共52页三、最小模式下三、最小模式下8086CPU总线产生（一）、地址线、数据线产生 相关信号线及芯片相关信号线及芯片 1、AD15AD0(Address Data Bus)地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15AD0上为地址信号的低16位A15A0；在T2T4状态（数据周期）AD15AD0上是数据信号D15D0。第33页，本讲稿共52页 2、A19/S6A16/S3(Address/Status)：地址/状态复用信号，输出。在总周期的T1状态A19/S6A16/S3上是地址的高4位。在T2T4状态，A19/S6A16/S3上输出状态信息。第34页，本讲稿共52页机器周期：时钟周期机器周期：时钟周期总线周期：对内存或对总线周期：对内存或对总线周期：对内存或对总线周期：对内存或对I/O接口的一次操作的时接口的一次操作的时接口的一次操作的时接口的一次操作的时间间间间指令周期：指令执行的时间指令周期：指令执行的时间第35页，本讲稿共52页MOV2000H,AX地址周期地址周期数据周期数据周期第36页，本讲稿共52页S4S3当前正在使用的段寄存器当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器或未使用任何段寄存器11DS第37页，本讲稿共52页3、三态缓冲的、三态缓冲的8位数据锁存器位数据锁存器74LS373(8282)第38页，本讲稿共52页第39页，本讲稿共52页A、CP正脉冲，正脉冲，DQB、CP为零，保持为零，保持C、/OE=0，O0输出；否则高阻输出；否则高阻第40页，本讲稿共52页第41页，本讲稿共52页4 4、ALE(Address Latch Enable)地址锁存使能信号，输出，高电平有效。用来地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。作为地址锁存器的锁存控制信号。第42页，本讲稿共52页触发类型：上升沿，下降沿，高电平，低电平第43页，本讲稿共52页n n1、AD0AD15AD15，A16/S1A16/S1A19/S4A19/S4出现地址信息；n n2、ALEALE发正脉冲，地址信息进74LS373；n n3 3、AD0AD0AD15转换为数据线转换为数据线,A16/S1,A16/S1A19/S4A19/S4输出状态第44页，本讲稿共52页11233第45页，本讲稿共52页（二）、数据线驱动相关信号线及芯片相关信号线及芯片 1、双向数据总线收发器（、双向数据总线收发器（8286，74LS245）两个功能：两个功能：a、双向选择、双向选择b、通道控制、通道控制第46页，本讲稿共52页A、/OE控制通道控制通道/OE0，或门导通；，或门导通；/OE1，或门封锁；，或门封锁；B、T控制方向控制方向T0，BAT1，AB第47页，本讲稿共52页2 2、/DEN (Data Enable)/DEN (Data Enable)数数数数据据据据使使使使能能能能信信信信号号号号，输输输输出出出出，三三三三态态态态，低低低低电电电电平平平平有有有有效效效效。表表表表示示示示CPUCPU对对对对数数数数据线操作。据线操作。据线操作。据线操作。用于数据总线驱动器的控制信号。用于数据总线驱动器的控制信号。用于数据总线驱动器的控制信号。用于数据总线驱动器的控制信号。3 3、DT/R (Data Transmit/Receive)DT/R (Data Transmit/Receive)：数数数数据据据据驱驱驱驱动动动动器器器器数数数数据据据据流流流流向向向向控控控控制制制制信信信信号号号号，输输输输出出出出，三三三三态态态态。在在在在80868086系系系系统统统统中中中中，通通通通常常常常采采采采用用用用82868286或或或或82878287作作作作为为为为数数数数据据据据总总总总线线线线的的的的驱驱驱驱动动动动器器器器，用用用用DT/R#DT/R#信信信信号号号号来来来来控控控控制制制制数数数数据据据据驱驱驱驱动动动动器器器器的的的的数数数数据据据据传传传传送送送送方方方方向向向向。当当当当DT/R#DT/R#1 1时时时时，进行数据发送；进行数据发送；进行数据发送；进行数据发送；DT/R#DT/R#0 0时，进行数据接收。时，进行数据接收。时，进行数据接收。时，进行数据接收。第48页，本讲稿共52页第49页，本讲稿共52页n n1 1、如果、如果、如果、如果CPUCPU输出数据，输出数据，输出数据，输出数据，DT/RDT/R1 1，三态门方向为，三态门方向为，三态门方向为，三态门方向为A AB,B,如果如果如果如果CPUCPU输入数据，输入数据，输入数据，输入数据，DT/RDT/R0 0，三态门方向为三态门方向为三态门方向为三态门方向为B BA A；n n2 2、/DEN/DEN有效，有效，有效，有效，74LS24574LS245工作；工作；工作；工作；n n3 3、CPUCPU输入输入输入输入/输出数据完成，输出数据完成，输出数据完成，输出数据完成，/DEN/DEN无效，无效，无效，无效，74LS24574LS245停止工停止工停止工停止工 作作作作，通道断开。通道断开。通道断开。通道断开。1第50页，本讲稿共52页n n1 1、如果、如果、如果、如果CPUCPU输出数据，输出数据，输出数据，输出数据，DT/RDT/R1 1，三态门方向为，三态门方向为，三态门方向为，三态门方向为A AB,B,如果如果如果如果CPUCPU输入数据，输入数据，输入数据，输入数据，DT/RDT/R0 0，三态门方向为三态门方向为三态门方向为三态门方向为B BA A；n n2 2、/DEN/DEN有效，有效，有效，有效，74LS24574LS245工作；工作；工作；工作；n n3 3、CPUCPU输入输入输入输入/输出数据完成，输出数据完成，输出数据完成，输出数据完成，/DEN/DEN无效，无效，无效，无效，74LS24574LS245停止工停止工停止工停止工 作作作作，通道断开。通道断开。通道断开。通道断开。0第51页，本讲稿共52页1232第52页，本讲稿共52页