中央处理器PPT讲稿.ppt

中央处理器中央处理器第1页，共103页，编辑于2022年，星期三2本章内容本章内容CPU的结构与功能的结构与功能控制器的功能与设计控制器的功能与设计流水线处理器流水线处理器多发射技术多发射技术多核处理器多核处理器处理器举例处理器举例第2页，共103页，编辑于2022年，星期三38.1 CPU的结构与功能的结构与功能CPU概念概念：CPU是是读取指令，控制并执行指令的读取指令，控制并执行指令的部件部件，该部件不仅要与计算机的其它功能部件进，该部件不仅要与计算机的其它功能部件进行信息交换，还要控制它们的操作。行信息交换，还要控制它们的操作。CPU主要包括主要包括：控制器控制器与与运算器运算器两大功能部件和两大功能部件和寄寄存器组存器组。运算器：算术逻辑单元，负责算术与逻辑运算运算器：算术逻辑单元，负责算术与逻辑运算运算器：算术逻辑单元，负责算术与逻辑运算运算器：算术逻辑单元，负责算术与逻辑运算控制器：控制指令执行的功能部件控制器：控制指令执行的功能部件控制器：控制指令执行的功能部件控制器：控制指令执行的功能部件寄存器组：用于存放结果、状态等数据的存储部件寄存器组：用于存放结果、状态等数据的存储部件寄存器组：用于存放结果、状态等数据的存储部件寄存器组：用于存放结果、状态等数据的存储部件 第3页，共103页，编辑于2022年，星期三48.1 CPU的结构与功能的结构与功能寄存器组寄存器组寄存器功能：在寄存器功能：在CPU中用来保存运算和控中用来保存运算和控制过程中的制过程中的中间结果中间结果、最终结果最终结果以及以及控制、控制、状态信息状态信息。寄存器堆：现代计算机通常有大量的通用寄寄存器堆：现代计算机通常有大量的通用寄存器，在硬件实现的时候，通常将他们放在存器，在硬件实现的时候，通常将他们放在一个单独的模块中，采用存储元件阵列来实一个单独的模块中，采用存储元件阵列来实现，这个模块称为寄存器堆。现，这个模块称为寄存器堆。第4页，共103页，编辑于2022年，星期三58.1 CPU的结构与功能的结构与功能寄存器组寄存器组通用寄存器通用寄存器u这是一组程序员可以访问的多功能的寄存器，这是一组程序员可以访问的多功能的寄存器，可以存放数据，也可以做一些专用的数据或可以存放数据，也可以做一些专用的数据或存储地址，如存储地址，如R0Rn-1地址寄存器地址寄存器u用于存放基址地址或变址地址或堆栈指针的用于存放基址地址或变址地址或堆栈指针的专用处理器。在有些系统中可能会将某些通专用处理器。在有些系统中可能会将某些通用寄存器指定为地址寄存器。用寄存器指定为地址寄存器。暂存器暂存器u有些系统具有临时存放数据的暂存器有些系统具有临时存放数据的暂存器TEMP第5页，共103页，编辑于2022年，星期三68.1 CPU的结构与功能的结构与功能寄存器组寄存器组控制寄存器控制寄存器uMAR:存储器地址寄存器存储器地址寄存器存放将被访问的存储器单元的地址存放将被访问的存储器单元的地址uMDR:存储器数据寄存器存储器数据寄存器存放要写入存储器或从存储器读出的数据存放要写入存储器或从存储器读出的数据uPC:程序计数器程序计数器存放下一条要取出的指令的地址存放下一条要取出的指令的地址uIR:指令寄存器指令寄存器存放当前取出准备执行的指令存放当前取出准备执行的指令第6页，共103页，编辑于2022年，星期三78.1 CPU的结构与功能的结构与功能寄存器组寄存器组控制寄存器控制寄存器uY:暂存输入暂存输入ALU的数据的数据uZ:暂存暂存ALU的输出结果的输出结果状态寄存器（条件码寄存器）状态寄存器（条件码寄存器）u条件码寄存器条件码寄存器存放进位、溢出等条件码存放进位、溢出等条件码uPSW:程序状态字寄存器程序状态字寄存器存放程序状态字存放程序状态字第7页，共103页，编辑于2022年，星期三88.1 CPU的结构与功能的结构与功能寄存器组织寄存器组织使用寄存器要注意：使用寄存器要注意：u了解地址寄存器和数据寄存器的长度了解地址寄存器和数据寄存器的长度u了解通用寄存器有无特殊指派或特殊用法了解通用寄存器有无特殊指派或特殊用法u了解专用寄存器的用法了解专用寄存器的用法u了解寄存器的数量了解寄存器的数量u程序员可见的寄存器程序员可见的寄存器通用寄存器、地址寄存器、条件码寄存器通用寄存器、地址寄存器、条件码寄存器（部分可见）、（部分可见）、PC第8页，共103页，编辑于2022年，星期三9CPU内部结构内部结构 CPU内部总线内部总线 返回8.1 CPU的结构与功能的结构与功能CPU的内部结构的内部结构第9页，共103页，编辑于2022年，星期三108.1 CPU的结构与功能的结构与功能CPU与主存间通信与主存间通信存储结构存储结构存储结构存储结构uu冯冯冯冯 诺依曼式诺依曼式诺依曼式诺依曼式 代码与数据存放在同一个存储体中代码与数据存放在同一个存储体中代码与数据存放在同一个存储体中代码与数据存放在同一个存储体中uu哈佛式哈佛式哈佛式哈佛式 代码与数据分别放在不同的存储体中代码与数据分别放在不同的存储体中代码与数据分别放在不同的存储体中代码与数据分别放在不同的存储体中CPUCPU与主存间通信方式与主存间通信方式与主存间通信方式与主存间通信方式解决解决解决解决CPUCPU与主存间速度不匹配与主存间速度不匹配与主存间速度不匹配与主存间速度不匹配问题问题问题问题uu同步同步同步同步 用一条公共时钟线让两者同频工作用一条公共时钟线让两者同频工作用一条公共时钟线让两者同频工作用一条公共时钟线让两者同频工作uu异步异步异步异步 通过一个通过一个通过一个通过一个“存储器操作完成存储器操作完成存储器操作完成存储器操作完成”（MFCMFC）信号让）信号让）信号让）信号让CPUCPU等待存储器操作等待存储器操作等待存储器操作等待存储器操作的结束。的结束。的结束。的结束。第10页，共103页，编辑于2022年，星期三118.1 CPU的结构与功能的结构与功能CPU的基本功能的基本功能存储器读存储器读：读取某一主存单元的内容，并将：读取某一主存单元的内容，并将其装入某一个其装入某一个CPU寄存器；读出来的可能是寄存器；读出来的可能是数据也可能是指令数据也可能是指令存储器写存储器写：把一个数据字从某一：把一个数据字从某一CPU寄存寄存器存入给定的主存单元中；器存入给定的主存单元中；寄存器传送寄存器传送：把一个数据字从某一：把一个数据字从某一CPU寄寄存器送到另一个寄存器或者存器送到另一个寄存器或者ALU；运算运算：进行一个算术运算或逻辑运算，将结：进行一个算术运算或逻辑运算，将结果送入某一果送入某一CPU寄存器或存储器寄存器或存储器。第11页，共103页，编辑于2022年，星期三128.1 CPU的结构与功能的结构与功能CPU的基本功能的基本功能存储器读：存储器读：uuCPUCPU向主存向主存向主存向主存发送地址发送地址发送地址发送地址和和和和读信号读信号读信号读信号；例：从内存读取一字节例：从内存读取一字节 R2 (R1)t1:R1out,MARint2:Readt3:WMFC;等待等待MFC信号信号t4:MDRout,R2in第12页，共103页，编辑于2022年，星期三138.1 CPU的结构与功能的结构与功能CPU基本功能基本功能存储器写存储器写存储器写存储器写uu主存地址装入主存地址装入主存地址装入主存地址装入MARMAR，数据字节装入，数据字节装入，数据字节装入，数据字节装入MDRMDR，然后向存，然后向存，然后向存，然后向存储器发一个储器发一个储器发一个储器发一个“写写写写”信号。信号。信号。信号。例：把一个字写入主存，数据字放在寄存器例：把一个字写入主存，数据字放在寄存器R2中，主存单元中，主存单元地址放在地址放在R1中中 t1:R1out,MARin t2:R2out,MDRin t3:Write t4:WMFC第13页，共103页，编辑于2022年，星期三148.1 CPU的结构与功能的结构与功能CPU基本功能基本功能通用寄存器之间传送数据通用寄存器之间传送数据 例：例：MOV R4,R1R1out，R4in进行算术和逻辑运算并保存进行算术和逻辑运算并保存结果至寄存器或存储器结果至寄存器或存储器 例：例：ADD R3,R1,R2 R3 (R1)+(R2)t1:R1out，Yint2:R2out，ADD，Zint3:Zout，R3in第14页，共103页，编辑于2022年，星期三158.1 CPU的结构与功能的结构与功能数据通路数据通路概念：数据在功能部件之间传送的路径称为概念：数据在功能部件之间传送的路径称为数据通路数据通路。运算器与各寄存器之间的传送路。运算器与各寄存器之间的传送路径就是中央处理器内部数据通路。径就是中央处理器内部数据通路。u“数据通路数据通路”描述了信息从什么地方开始，描述了信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传送中间经过哪个寄存器或多路开关，最后传送到哪个寄存器及数据流动时候的控制。到哪个寄存器及数据流动时候的控制。功能：实现功能：实现CPU内部的运算器和寄存器以内部的运算器和寄存器以及寄存器之间的数据交换。及寄存器之间的数据交换。第15页，共103页，编辑于2022年，星期三168.1 CPU的结构与功能的结构与功能数据通路数据通路基本结构基本结构基本结构基本结构uuCPUCPU内部总线方式内部总线方式内部总线方式内部总线方式：将所有的寄存器的输入端和输：将所有的寄存器的输入端和输：将所有的寄存器的输入端和输：将所有的寄存器的输入端和输出端都连接到一条或多条公共的通路上，结构简单，出端都连接到一条或多条公共的通路上，结构简单，出端都连接到一条或多条公共的通路上，结构简单，出端都连接到一条或多条公共的通路上，结构简单，但是数据传输存在较多的冲突现象，性能较低。如果但是数据传输存在较多的冲突现象，性能较低。如果但是数据传输存在较多的冲突现象，性能较低。如果但是数据传输存在较多的冲突现象，性能较低。如果连接各部件的总线只有一条，则称连接各部件的总线只有一条，则称连接各部件的总线只有一条，则称连接各部件的总线只有一条，则称单总线结构单总线结构单总线结构单总线结构；如果；如果；如果；如果CPUCPU中有两条或更多的总线，则构成中有两条或更多的总线，则构成中有两条或更多的总线，则构成中有两条或更多的总线，则构成双总线结构双总线结构双总线结构双总线结构和和和和多总线结构多总线结构多总线结构多总线结构。在双总线或多总线结构中，数据的传。在双总线或多总线结构中，数据的传。在双总线或多总线结构中，数据的传。在双总线或多总线结构中，数据的传递可以同时进行。递可以同时进行。递可以同时进行。递可以同时进行。uu专用数据通路方式专用数据通路方式专用数据通路方式专用数据通路方式（不采用（不采用（不采用（不采用CPUCPU内部总线方式）：根内部总线方式）：根内部总线方式）：根内部总线方式）：根据指令执行过程中的数据和地址的流动方向安排连接据指令执行过程中的数据和地址的流动方向安排连接据指令执行过程中的数据和地址的流动方向安排连接据指令执行过程中的数据和地址的流动方向安排连接线路，避免使用共享的总线，性能比较高，但硬件量线路，避免使用共享的总线，性能比较高，但硬件量线路，避免使用共享的总线，性能比较高，但硬件量线路，避免使用共享的总线，性能比较高，但硬件量大。大。大。大。图1图2第16页，共103页，编辑于2022年，星期三17例例1 CPU结构如图，其中有一个累加寄存器结构如图，其中有一个累加寄存器AC、一个状态、一个状态寄存器；各部分之间的连线表示数据通路，箭头表示寄存器；各部分之间的连线表示数据通路，箭头表示信息转送方向。要求：信息转送方向。要求：（1）标明图中）标明图中a，b，c，d四个寄存器的名称。四个寄存器的名称。（2）简述指令从主存储器取到控制器的数据通路。）简述指令从主存储器取到控制器的数据通路。（3）简述数据在运算器和主存之间进行存）简述数据在运算器和主存之间进行存/取访问的数据取访问的数据通路。通路。第17页，共103页，编辑于2022年，星期三18第18页，共103页，编辑于2022年，星期三19解解:（1）a:存储数据寄存器存储数据寄存器MDR；b:指令寄存器指令寄存器IR；c:存储地址寄存器存储地址寄存器MAR；d:程序计数器程序计数器PC。（2）M IR 控制器控制器（3）读：）读：M MDR ALU AC；写：写：AC MDR M问题：问题：（1）标明图中）标明图中a，b，c，d四个寄存器的名称。四个寄存器的名称。（2）简述指令从主存储器取到控制器的数据通路。）简述指令从主存储器取到控制器的数据通路。（3）简述数据在运算器和主存之间进行存）简述数据在运算器和主存之间进行存/取访问取访问的数据通路。的数据通路。第19页，共103页，编辑于2022年，星期三208.1 CPU的结构与功能的结构与功能一条指令的完整执行过程一条指令的完整执行过程1.1.取指阶段取指阶段取指阶段取指阶段，CPUCPU从内存中读取指令，程序计数器从内存中读取指令，程序计数器从内存中读取指令，程序计数器从内存中读取指令，程序计数器保存要被取出的下一条指令的地址，除非遇到跳保存要被取出的下一条指令的地址，除非遇到跳保存要被取出的下一条指令的地址，除非遇到跳保存要被取出的下一条指令的地址，除非遇到跳转指令等情况，否则，转指令等情况，否则，转指令等情况，否则，转指令等情况，否则，PCPC一般都是在每次取指一般都是在每次取指一般都是在每次取指一般都是在每次取指后加上一个增量（当前指令的字节数）；后加上一个增量（当前指令的字节数）；后加上一个增量（当前指令的字节数）；后加上一个增量（当前指令的字节数）；2.2.分析阶段分析阶段分析阶段分析阶段，对取出的指令解释指令的功能，分析，对取出的指令解释指令的功能，分析，对取出的指令解释指令的功能，分析，对取出的指令解释指令的功能，分析操作数地址。这一阶段也称为译码操作数地址。这一阶段也称为译码操作数地址。这一阶段也称为译码操作数地址。这一阶段也称为译码3.3.执行阶段执行阶段执行阶段执行阶段，执行译码好的指令，这期间可能会读写，执行译码好的指令，这期间可能会读写，执行译码好的指令，这期间可能会读写，执行译码好的指令，这期间可能会读写存储器或端口来获取操作数或者存放结果。存储器或端口来获取操作数或者存放结果。存储器或端口来获取操作数或者存放结果。存储器或端口来获取操作数或者存放结果。注意，阶段可能会分的更细，如取指、译码、执行、访存、回写等，如酷睿注意，阶段可能会分的更细，如取指、译码、执行、访存、回写等，如酷睿注意，阶段可能会分的更细，如取指、译码、执行、访存、回写等，如酷睿注意，阶段可能会分的更细，如取指、译码、执行、访存、回写等，如酷睿分了分了分了分了1414个阶段，个阶段，个阶段，个阶段，Pentium 4Pentium 4分了分了分了分了2121甚至甚至甚至甚至3232阶段阶段阶段阶段第20页，共103页，编辑于2022年，星期三21 考虑一条比较简单的指令：考虑一条比较简单的指令：Add R1，（，（R3）执行这条指令需要下列动作：执行这条指令需要下列动作：（1）取指令；）取指令；（2）取第一个操作数）取第一个操作数(由由R3指出的存储单元的内容指出的存储单元的内容)；（3）完成加法运算；）完成加法运算；（R1+(R3)（4）结果存入）结果存入R1中。中。8.1 CPU的结构与功能的结构与功能第21页，共103页，编辑于2022年，星期三22 指令指令Add R1,(R3)的执行控制序列的执行控制序列返回微指令步步 动作动作动作动作 说明说明说明说明 1 PCout,MARin,Read,Clear Y,1=C0,Add,Zin ；取指，；取指，(PC)+1 2 Zout,PCin,WMFC；(PC)+1=PC 3 MDRout,IRin；指令；指令=IR 4 R3out,MARin,Read；取数据；取数据 5 R1out,Yin,WMFC；(R1)=Y 6 MDRout,Add,Zin；相加；相加 7 Zout,R1in,End；结果；结果=R1 返回微程序概念第22页，共103页，编辑于2022年，星期三23步步 动作动作1 PCout,MARin,Read,Clear Y,1=C0,Add,Zin2 Zout,PCin,WMFC3 MDRout,IRin4 PCout,Yin5 （IRIR的偏移字段的偏移字段的偏移字段的偏移字段)out,Add,Zin6 Zout,PCPCinin,End 条件转移指令条件转移指令BRN的情况的情况 上述控制序列中第上述控制序列中第4步应改为：步应改为：If N=0 then End ；N为符号位为符号位 If N=1 then PCout,Yin 无条件转移无条件转移(相对相对)指令指令BR的控制序列的控制序列返回第23页，共103页，编辑于2022年，星期三248.2 控制器的功能与设计控制器的功能与设计指令周期、机器周期、时钟周期指令周期、机器周期、时钟周期指令周期指令周期：执行一条指令所需要的时间称为：执行一条指令所需要的时间称为指令周期，指令周期，一般包括三个子周期。一般包括三个子周期。u取指令周期取指令周期：在指令周期开始之时，根据：在指令周期开始之时，根据PC值将指令从存储器中取出放进值将指令从存储器中取出放进IR中。中。u间址周期间址周期：从存储器取出操作数，受操作数：从存储器取出操作数，受操作数数目，寻址方式影响，如果无需从存储器读数目，寻址方式影响，如果无需从存储器读取操作数，则无此子周期。取操作数，则无此子周期。u执行周期执行周期：根据操作码完成指令的执行。：根据操作码完成指令的执行。第24页，共103页，编辑于2022年，星期三258.2 控制器的功能与设计控制器的功能与设计指令周期、机器周期、时钟周期指令周期、机器周期、时钟周期典型指令的指令周期典型指令的指令周期uu非访存指令：只有取指的时候才访存，数据无需非访存指令：只有取指的时候才访存，数据无需非访存指令：只有取指的时候才访存，数据无需非访存指令：只有取指的时候才访存，数据无需访存。访存。访存。访存。uu直接访存指令：除了取指外，至少还要为一个操作直接访存指令：除了取指外，至少还要为一个操作直接访存指令：除了取指外，至少还要为一个操作直接访存指令：除了取指外，至少还要为一个操作数的获得再访存一遍，直接访存的操作数越多，访数的获得再访存一遍，直接访存的操作数越多，访数的获得再访存一遍，直接访存的操作数越多，访数的获得再访存一遍，直接访存的操作数越多，访存次数越多。存次数越多。存次数越多。存次数越多。uu间接访存指令：需要两次访存才能获得一个间接寻间接访存指令：需要两次访存才能获得一个间接寻间接访存指令：需要两次访存才能获得一个间接寻间接访存指令：需要两次访存才能获得一个间接寻址的操作数。址的操作数。址的操作数。址的操作数。uu程序控制指令：根据目的地址的寻址方式决定访存次程序控制指令：根据目的地址的寻址方式决定访存次程序控制指令：根据目的地址的寻址方式决定访存次程序控制指令：根据目的地址的寻址方式决定访存次数。数。数。数。第25页，共103页，编辑于2022年，星期三268.2 控制器的功能与设计控制器的功能与设计指令周期、机器周期、时钟周期指令周期、机器周期、时钟周期机器周期机器周期u所有指令执行过程中的一个基准时间所有指令执行过程中的一个基准时间u确定机器周期需考虑的因素确定机器周期需考虑的因素每条指令的执行步骤每条指令的执行步骤每一步骤所需要的时间每一步骤所需要的时间u基准时间的确定基准时间的确定以完成最复杂指令功能的时间为准以完成最复杂指令功能的时间为准以访问一次存储器的时间为基准以访问一次存储器的时间为基准若指令字长若指令字长若指令字长若指令字长 =存储字长则存储字长则存储字长则存储字长则取指周期取指周期取指周期取指周期 =机器周期机器周期机器周期机器周期第26页，共103页，编辑于2022年，星期三278.2 控制器的功能与设计控制器的功能与设计指令周期、机器周期、时钟周期指令周期、机器周期、时钟周期时钟周期时钟周期：每两个相邻的时钟脉冲上升（下：每两个相邻的时钟脉冲上升（下降）沿之间的时间间隔称为降）沿之间的时间间隔称为T状态，状态，节拍节拍或或时时钟周期（钟周期（Clock Cycle）时钟周期是控制计算机操作的最小单位时间时钟周期是控制计算机操作的最小单位时间一个机器周期内可以完成若干微操作，每个一个机器周期内可以完成若干微操作，每个微操作需要一定的时间，时钟周期（节拍）微操作需要一定的时间，时钟周期（节拍）将一个机器周期分成了若干时间段将一个机器周期分成了若干时间段T第27页，共103页，编辑于2022年，星期三288.2 控制器的功能与设计控制器的功能与设计指令周期、机器周期、时钟周期、指令周期、机器周期、时钟周期、三个周期组成多级时序系统三个周期组成多级时序系统CLK机器周期机器周期机器周期机器周期 机器周期机器周期机器周期机器周期 机器周期机器周期机器周期机器周期 （取指令）（取指令）（取有效地址）（取有效地址）（执行指令）（执行指令）指令周期指令周期指令周期指令周期T T0 0T T1 1T T2 2T T3 3T T0 0T T1 1T T2 2T T3 3T T0 0T T1 1T T2 2T T3 3机器周期机器周期机器周期机器周期机器周期机器周期机器周期机器周期（取指令）（取指令）（执行指令）（执行指令）指令周期指令周期指令周期指令周期T T0 0T T1 1T T2 2T T3 3T T0 0T T1 1T T2 2 节拍节拍(状态状态)节拍节拍(状态状态)第28页，共103页，编辑于2022年，星期三298.2 控制器的功能与设计控制器的功能与设计时序信号的控制方式时序信号的控制方式同步控制方式同步控制方式uu指令执行过程中每个操作的完成，都指令执行过程中每个操作的完成，都指令执行过程中每个操作的完成，都指令执行过程中每个操作的完成，都由确定的具由确定的具由确定的具由确定的具有基准时标的时序信号来控制有基准时标的时序信号来控制有基准时标的时序信号来控制有基准时标的时序信号来控制；uu设计简单设计简单设计简单设计简单，实现容易；，实现容易；，实现容易；，实现容易；影响简单指令执行的速度。影响简单指令执行的速度。影响简单指令执行的速度。影响简单指令执行的速度。第29页，共103页，编辑于2022年，星期三308.2 控制器的功能与设计控制器的功能与设计时序信号的控制方式时序信号的控制方式同步控制方式同步控制方式uu采用采用采用采用定长定长定长定长的机器周期（统一节拍）的机器周期（统一节拍）的机器周期（统一节拍）的机器周期（统一节拍）以以 最长最长 的的 微操作序列微操作序列 和和 最繁最繁 的微操作作的微操作作为为 标准标准（机器周期内节拍数相等）（机器周期内节拍数相等）CLK机器周期机器周期机器周期机器周期机器周期机器周期（取指令）（取指令）（取有效地址）（取有效地址）（执行指令）（执行指令）指令周期指令周期T T0 0T T1 1T T2 2T T3 3T T0 0T T1 1T T2 2T T3 3T T0 0T T1 1T T2 2T T3 3第30页，共103页，编辑于2022年，星期三318.2 控制器的功能与设计控制器的功能与设计时序信号的控制方式时序信号的控制方式同步控制方式同步控制方式u采用不定长机器周期（分散节拍）采用不定长机器周期（分散节拍）按照每一个机器周期的按照每一个机器周期的实际需求来安排节拍实际需求来安排节拍数数；机器周期内节拍数不等；机器周期内节拍数不等机器周期机器周期机器周期机器周期机器周期机器周期机器周期机器周期（取指令）（取指令）（执行指令）（执行指令）指令周期指令周期T T0 0T T1 1T T2 2T T3 3T T0 0T T1 1T T2 2 节拍节拍(状态状态)第31页，共103页，编辑于2022年，星期三328.2 控制器的功能与设计控制器的功能与设计时序信号的控制方式时序信号的控制方式同步控制方式同步控制方式u延长节拍延长节拍选取能满足大多数机器周期的要求的节拍数选取能满足大多数机器周期的要求的节拍数为基本节拍。为基本节拍。对于复杂机器周期，若基本节拍无法完成周对于复杂机器周期，若基本节拍无法完成周期内的所有操作，则可以期内的所有操作，则可以延长一到两个节拍延长一到两个节拍机器周期机器周期机器周期机器周期机器周期机器周期机器周期机器周期（取指令）（取指令）（执行指令）（执行指令）T0T1T2T3T0T1T2T3T TT T延长延长 节拍节拍(状态状态)第32页，共103页，编辑于2022年，星期三338.2 控制器的功能与设计控制器的功能与设计时序信号的控制方式时序信号的控制方式异步控制方式异步控制方式u按按每条指令、每个操作的需要而占用时间每条指令、每个操作的需要而占用时间的的一种控制方式；一种控制方式；u没有集中统一的没有集中统一的时序信号形成和控制部件时序信号形成和控制部件；u各操作之间是用各操作之间是用“结束结束”或或“就绪就绪”“起起始始”的应答方式衔接起来的；的应答方式衔接起来的；u机器效率高机器效率高；但实现起来非常复杂。；但实现起来非常复杂。第33页，共103页，编辑于2022年，星期三348.2 控制器的功能与设计控制器的功能与设计时序信号的控制方式时序信号的控制方式联合控制方式联合控制方式u同步和异步控制方式的结合同步和异步控制方式的结合u实行部分统一、部分区别对待的方式；实行部分统一、部分区别对待的方式；u在功能部件内部基本采用在功能部件内部基本采用同步控制方式同步控制方式；u在功能部件之间采用在功能部件之间采用异步控制方式异步控制方式，如，如CPU和主存、外设等交换数据时和主存、外设等交换数据时。第34页，共103页，编辑于2022年，星期三358.2 控制器的功能与设计控制器的功能与设计控制器的功能与种类控制器的功能与种类控制器的功能控制器的功能uCPU的控制流程的控制流程u控制器完成的基本任务控制器完成的基本任务排序：根据指令流执排序：根据指令流执行顺序，控制器以一行顺序，控制器以一定的时序安排相应的定的时序安排相应的微操作序列。微操作序列。执行：控制器通过发执行：控制器通过发出各种微操作信号使出各种微操作信号使得指令得以完成。得指令得以完成。程序执行完了吗？程序执行完了吗？取出指令取出指令启动启动分析指令分析指令执行指令执行指令是否有中断请求？是否有中断请求？是否有中断请求？是否有中断请求？转中断处理程序转中断处理程序返回返回否否是是是是否否等待等待第35页，共103页，编辑于2022年，星期三368.2 控制器的功能与设计控制器的功能与设计控制器的功能与种类控制器的功能与种类控制器的组成控制器的组成控制器的组成控制器的组成启停控制线启停控制线启停控制线启停控制线操作控制信号形成部件操作控制信号形成部件操作控制信号形成部件操作控制信号形成部件时序信号产生部件时序信号产生部件时序信号产生部件时序信号产生部件指令译码器指令译码器指令译码器指令译码器指令寄存器指令寄存器指令寄存器指令寄存器程序计数器程序计数器程序计数器程序计数器脉冲源脉冲源脉冲源脉冲源状态寄存器状态寄存器状态寄存器状态寄存器通用寄存器通用寄存器ALUALU 总线控制逻辑总线控制逻辑总线控制逻辑总线控制逻辑中断机构中断机构中断机构中断机构+1+1转移转移地址地址地址总线地址总线数据总线数据总线控制总线控制总线第36页，共103页，编辑于2022年，星期三378.2 控制器的功能与设计控制器的功能与设计控制器的功能与种类控制器的功能与种类控制器的组成控制器的组成u指令部件指令部件程序计数器程序计数器PC 指令寄存器指令寄存器IR 指令译码器指令译码器ID 程序状态和标志寄存器程序状态和标志寄存器 PSWu时序部件时序部件脉冲源脉冲源 启停控制线路启停控制线路 时序信号产生部件时序信号产生部件 第37页，共103页，编辑于2022年，星期三388.2 控制器的功能与设计控制器的功能与设计控制器的功能与种类控制器的功能与种类控制器的组成控制器的组成u操作控制信号形成部件操作控制信号形成部件 综合指令译码信息、时序信号和被控部件反综合指令译码信息、时序信号和被控部件反馈的状态条件信号，产生指令执行时所需的馈的状态条件信号，产生指令执行时所需的各种操作控制信号。各种操作控制信号。u中断控制逻辑中断控制逻辑中断控制逻辑是用来控制中断处理的硬件逻中断控制逻辑是用来控制中断处理的硬件逻辑，实现对异常情况和某些外设请求的处理。辑，实现对异常情况和某些外设请求的处理。u总线控制逻辑总线控制逻辑实现对总线数据传输的调度和控制。实现对总线数据传输的调度和控制。第38页，共103页，编辑于2022年，星期三398.2 控制器的功能与设计控制器的功能与设计控制器的功能与种类控制器的功能与种类控制器按结构分类控制器按结构分类控制器按结构分类控制器按结构分类uu硬布线方式实现硬布线方式实现硬布线方式实现硬布线方式实现 控制器本质上是一个组合逻辑电路，因此也称为组合逻辑控制器本质上是一个组合逻辑电路，因此也称为组合逻辑控制器本质上是一个组合逻辑电路，因此也称为组合逻辑控制器本质上是一个组合逻辑电路，因此也称为组合逻辑控制器。它将输入的逻辑信号经过复杂的编码器转换成一控制器。它将输入的逻辑信号经过复杂的编码器转换成一控制器。它将输入的逻辑信号经过复杂的编码器转换成一控制器。它将输入的逻辑信号经过复杂的编码器转换成一组输出逻辑信号，即微操作控制信号。有组输出逻辑信号，即微操作控制信号。有组输出逻辑信号，即微操作控制信号。有组输出逻辑信号，即微操作控制信号。有组合逻辑控制器组合逻辑控制器组合逻辑控制器组合逻辑控制器和和和和PLAPLA控制器控制器控制器控制器两种。两种。两种。两种。u 微程序方式实现微程序方式实现微程序方式实现微程序方式实现 把机器指令的每一操作控制步编成一条微指令。当执行机器指把机器指令的每一操作控制步编成一条微指令。当执行机器指把机器指令的每一操作控制步编成一条微指令。当执行机器指把机器指令的每一操作控制步编成一条微指令。当执行机器指令时，只要从控制存储器中顺序取出这些微指令，即可按所要令时，只要从控制存储器中顺序取出这些微指令，即可按所要令时，只要从控制存储器中顺序取出这些微指令，即可按所要令时，只要从控制存储器中顺序取出这些微指令，即可按所要求的次序产生相应的操作控制信号求的次序产生相应的操作控制信号求的次序产生相应的操作控制信号求的次序产生相应的操作控制信号 微程序存储器微程序存储器微程序存储器微程序存储器（控制存储器）：存放计算机指令系统（控制存储器）：存放计算机指令系统（控制存储器）：存放计算机指令系统（控制存储器）：存放计算机指令系统所对应的所有微程序的一个专门存储器。所对应的所有微程序的一个专门存储器。所对应的所有微程序的一个专门存储器。所对应的所有微程序的一个专门存储器。第39页，共103页，编辑于2022年，星期三408.2 控制器的功能与设计控制器的功能与设计硬布线控制与微程序控制的比较硬布线控制与微程序控制的比较实现实现uu硬布线控制器硬布线控制器硬布线控制器硬布线控制器由逻辑门组合实现由逻辑门组合实现由逻辑门组合实现由逻辑门组合实现uu微程序控制器微程序控制器微程序控制器微程序控制器：由控制存储器和存放当前正在执：由控制存储器和存放当前正在执：由控制存储器和存放当前正在执：由控制存储器和存放当前正在执行的微指令的寄存器直接控制下实现的，行的微指令的寄存器直接控制下实现的，行的微指令的寄存器直接控制下实现的，行的微指令的寄存器直接控制下实现的，性能性能uu微程序控制器电路较规整，易增加或修改，微程序控制器电路较规整，易增加或修改，微程序控制器电路较规整，易增加或修改，微程序控制器电路较规整，易增加或修改，在在在在CISCCISC中广泛使用。中广泛使用。中广泛使用。中广泛使用。uu在相同的半导体工艺条件下，微程序控制比硬布线控在相同的半导体工艺条件下，微程序控制比硬布线控在相同的半导体工艺条件下，微程序控制比硬布线控在相同的半导体工艺条件下，微程序控制比硬布线控制的速度低，制的速度低，制的速度低，制的速度低，在在在在RISCRISC中一般用硬布线控制中一般用硬布线控制中一般用硬布线控制中一般用硬布线控制。第40页，共103页，编辑于2022年，星期三418.2 控制器的功能与设计控制器的功能与设计硬布线实现的控制器硬布线实现的控制器组合逻辑控制器组合逻辑控制器u组合逻辑控制部件：基于时钟信号组合逻辑控制部件：基于时钟信号CLK驱动驱动的计数器来控制每个控制步。的计数器来控制每个控制步。u操作控制信号的产生由下列因素确定：操作控制信号的产生由下列因素确定：控制步计数器的内容（时序信号）；控制步计数器的内容（时序信号）；指令寄存器的内容；指令寄存器的内容；条件码和其它状态标志的内容。条件码和其它状态标志的内容。条件码和其它状态标志的内容。条件码和其它状态标志的内容。状态标志状态标志状态标志状态标志是指是指CPU中各部分状态以及连到各控中各部分状态以及连到各控制部件的信号，如制部件的信号，如MFC信号等。信号等。第41页，共103页，编辑于2022年，星期三42 简化的组合逻辑控制器简化的组合逻辑控制器 第42页，共103页，编辑于2022年，星期三43 Zin信号的逻辑：（信号的逻辑：（图图1是其实现电路）是其实现电路）Zin=T1+T6ADD+T5BR+T5NBRN End控制信号的逻辑：（图控制信号的逻辑：（图2是其实现电路）是其实现电路）End=T7ADD+T6BR+（T6N+T4N）BRN+图图1 Zin信号的产生信号的产生 图图2 End信号的产生信号的产生 转图第43页，共103页，编辑于2022年，星期三448.2 控制器的功能与设计控制器的功能与设计硬布线实现的控制器硬布线实现的控制器PLA控制器控制器uu可编程阵列可编程阵列可编程阵列可编程阵列(PLA)(PLA)产生指令执行操作控制信号产生指令执行操作控制信号产生指令执行操作控制信号产生指令执行操作控制信号图图3 在一个在一个VLSI芯片（芯片（PLA）上实现控制信号序列）上实现控制信号序列 第44页，共103页，编辑于2022年，星期三45 一个简单的一个简单的PLA模型模型 PLA模型模型 第45页，共103页，编辑于2022年，星期三468.2 控制器的功能与设计控制器的功能与设计微程序控制器微程序控制器WilkesWilkes提出的微程序控制器设计方案提出的微程序控制器设计方案提出的微程序控制器设计方案提出的微程序控制器设计方案uu减少了控制器的复杂性和非标准化程度，把纯硬件的减少了控制器的复杂性和非标准化程度，把纯硬件的减少了控制器的复杂性和非标准化程度，把纯硬件的减少了控制器的复杂性和非标准化程度，把纯硬件的用量限制在狭小范围内。用量限制在狭小范围内。用量限制在狭小范围内。用量限制在狭小范围内。uu主要缺点：它要比相同或相近半导体技术的硬布线式主要缺点：它要比相同或相近半导体技术的硬布线式主要缺点：它要比相同或相近半导体技术的硬布线式主要缺点：它要比相同或相近半导体技术的硬布线式控制器控制器控制器控制器(如如如如PLAPLA方式方式方式方式)慢一些。慢一些。慢一些。慢一些。基本思想基本思想基本思想基本思想uu把机器指令的每一操作控制步编成一条微指令。当执把机器指令的每一操作控制步编成一条微指令。当执把机器指令的每一操作控制步编成一条微指令。当执把机器指令的每一操作控制步编成一条微指令。当执行机器指令时，只要从控制存储器中顺序取出这些微行机器指令时，只要从控制存储器中顺序取出这些微行机器指令时，只要从控制存储器中顺序取出这些微行机器指令时，只要从控制存储器中