微型机的中央处理器CPU.pptx

第三章第三章微型机的中央处理器微型机的中央处理器CPU3.1 CPU概述3.2 CPU的主要技术参数3.3 微处理器中所采用的新技术3.4 CPU的封装与接口类型3.5 CPU的内核3.6 典型CPU介绍3.1CPU概述概述 1971年1月，Intel公司的霍夫研制成功世界上第一块4位微处理器芯片Intel 4004，标志着第一代微处理器问世，微处理器和微机时代从此开始。4004包含2300个晶体管，尺寸规格为3mm4mm，计算性能远远超过当年 的ENIAC。3.1CPU概述概述IBM PC IBM PC 诞生创造创造PCPC历史历史 1980年7月，IBM微电脑技术总设计师埃斯特利奇（Don Estridge）领导“跳棋计划”的13人小组秘密来到佛罗里达州波克罗顿镇的IBM研究发展中心，开始开发后来被称为IBM PC的产品。一年后的8月12日，IBM公司在纽约宣布第一台IBM PC诞生，开创计算机历史新篇章。第一台IBM PC采用了主频为4.77MHz的Intel 8088，操作系统是Microsoft提供的MS-DOS。IBM将其命名为“个人电脑（Personal Computer）”。3.1CPU概述概述 X86X86系列及兼容系列及兼容CPUCPUX86指令集是美国Intel公司为其第一块16位CPU（i8086）专门开发的，美国IBM公司1981年推出的世界第一台PC机中的CPU i8088（i8086简化版）使用的也是X86指令。虽然随着CPU技术的不断发展，Intel陆续研制出更新型的i80386、i80486直到今天的Pentium 系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。另外除Intel公司之外，AMD和Cyrix等厂家也相继生产出能使用X86指令集的CPU，形成了今天庞大的X86系列及兼容CPU阵容。3.1CPU概述概述PCPC机机CPUsCPUs出现年代出现年代晶体管数目晶体管数目第一代第一代8086 8086 和和 808880881978-811978-8129,00029,000第二代第二代802868028619841984134,000134,000第三代第三代80386D80386D和和 80386SX80386SX1987-881987-88275,000275,00080486SX80486SX、80486DX,80486DX,80486DX280486DX2和和 80486DX480486DX4PentiumPentium1993-951993-953,100,0003,100,000第五代第五代Cyrix 6X86Cyrix 6X8619961996-AMD K5AMD K519961996-IDT WinChip C6IDT WinChip C6199719973,500,0003,500,000Pentium MMXPentium MMX199719974,500,0004,500,000IBM/Cyrix 6x86MXIBM/Cyrix 6x86MX199719976,000,0006,000,000IDT WinChip2 3DIDT WinChip2 3D199819986,000,0006,000,000Pentium ProPentium Pro199519955,500,0005,500,000AMD K6AMD K6199719978,800,0008,800,000Pentium IIPentium II199719977,500,0007,500,000AMD K6-2AMD K6-2199819989,300,0009,300,000Mobile Pentium IIMobile Pentium II27,400,00027,400,000Pentium IIIPentium III9,300,0009,300,000AMD K6-3AMD K6-3?Pentium III CuMinePentium III CuMine28,000,00028,000,000AMD Athlon ThunderbirdAMD Athlon Thunderbird2000200037,000,00037,000,000Pentium 4Pentium 442,000,00042,000,000第四代第四代1990-921990-921,200,0001,200,000第五代改进型第五代改进型第六代第六代第六代改进型第六代改进型19991999第七代第七代CPU（CentralProcessingUnit，中央处理器）发展出来三个分支，一个是DSP（DigitalSignalProcessing/Processor，数字信号处理），另外两个是MCU（MicroControlUnit，微控制器单元）和MPU（MicroProcessorUnit，微处理器单元）。面向控制应用面向控制应用的，称为微控制器微控制器，MCU,又称单片微型计算机(SingleChipMicrocomputer)，简称“单片机”，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。如8051、PIC、68HC12、AVR等众多的单片机单片机。第第3 3章章 微型机的中央处理器微型机的中央处理器CPUCPU目前4位MCU大部份应用在计算器、车用仪表、车用防盗装置、呼叫器、无线电话、CD播放器、LCD驱动控制器、LCD游戏机、儿童玩具、磅秤、充电器、胎压计、温湿度计、遥控器及傻瓜相机等；8位MCU(MCS48系列)大部份应用在电表、马达控制器、电动玩具机、变频式冷气机、呼叫器、传真机、来电辨识器（CallerID）、电话录音机、CRT显示器、键盘及USB等；16位MCU(MCS51)大部份应用在行动电话、数字相机及摄录放影机等；32位MCU大部份应用在Modem、GPS、PDA、HPC、STB、Hub、Bridge、Router、工作站、ISDN电话、激光打印机与彩色传真机；64位MCU大部份应用在高阶工作站、多媒体互动系统、高级电视游乐器（如SEGA的Dreamcast及Nintendo的GameBoy）及高级终端机等。MPU面向通用数据处理，不带外围器件（例如存储器阵列），是高度集成的通用结构的处理器，是去除了集成外设的MCU。DSP面向数字信号处理；如TI的TMS320系列还有ADI、Freescale、NEC的DSP。DSP运算能力强，擅长很多的重复数据运算，而MCU则适合不同信息源的多种数据的处理诊断和运算，侧重于控制，速度并不如DSP。MCU区别于DSP的最大特点在于它的通用性，反应在指令集和寻址模式中。DSP与MCU的结合是SOC(systemonchip)，它终将取代这两种芯片。广义上，CPU还包括图形处理器GPU，以及以IP核出现在FPGA/CPLD中的CPU等。第第3 3章章 微型机的中央处理器微型机的中央处理器CPUCPU第第3 3章章 微型机的中央处理器微型机的中央处理器CPUCPU3.2 CPU3.2 CPU的主要技术指标的主要技术指标位、字节和字长位、字节和字长 时钟频率时钟频率 主频、外频和倍频、主频、外频和倍频、超频运行超频运行 L1和和L2 Cache的容量和速率的容量和速率扩展指令集扩展指令集 工作电压工作电压 总线宽度总线宽度 地址总线宽度、数据总线宽度地址总线宽度、数据总线宽度制造工艺制造工艺3.2.1 3.2.1 位、字节和字长位、字节和字长位：位：二进制位，二进制位，“0”或或“1”。字节：字节：8位二进制位位二进制位字：字：两个字节两个字节字长：字长：CPU一次处理的二进制数的位数，常见一次处理的二进制数的位数，常见的有的有1、4、8、16、32、64位。位。15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0字字字节字节位位3.2.2 3.2.2 时钟频率时钟频率时钟频率：时钟频率：周期性脉冲信号的频率，单位周期性脉冲信号的频率，单位Hz。主频：主频：工作频率，工作频率，CPU内核的实际运行频率。内核的实际运行频率。外频：外频：前端总线频率或系统总线时钟频率，由前端总线频率或系统总线时钟频率，由主板提供的时钟频率，是内存等的工作频率。主板提供的时钟频率，是内存等的工作频率。倍频系数：倍频系数：主频主频=外频外频倍频系数（倍频系数（486DX2）外频外频主频主频超频运行：超频运行：使使CPU工作在高于额定工作频率工作在高于额定工作频率3.2.3L1和和L2Cache的容量和速率的容量和速率缓存是指可以进行高速数据交换的存储器，它先于内存与CPU交换数据，因此速度很快。L1Cache(一级缓存)是CPU第一层高速缓存。在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般L1缓存的容量通常在32256KB。L2Cache(二级缓存)是CPU的第二层高速缓存，分内部和外部两种芯片。内部的芯片二级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。用CPU容量一般是512KB MB。3.2.3 L13.2.3 L1和和L2 CacheL2 Cache的容量和速率的容量和速率L1和和L2 Cache的容量和工作速率对提高微机速度的容量和工作速率对提高微机速度起关键作用起关键作用L2 Cache对提高运行图形处理较多的软件速度有对提高运行图形处理较多的软件速度有显著作用显著作用3.2.5 3.2.5 工作电压工作电压CPU正常工作所需的外加电压，电压越低功耗越正常工作所需的外加电压，电压越低功耗越小、运行速度越高。小、运行速度越高。v早期（早期（286486时代）一般为时代）一般为5V，CPU的发热的发热量大，寿命短。量大，寿命短。v近年来近年来CPU的工作电压有逐步下降的趋势的工作电压有逐步下降的趋势一般一般CPU工作电压低于工作电压低于3V，有的已低于，有的已低于2V。笔记本专用笔记本专用CPU工作的电压更低，工作的电压更低，1.2V。3.2.6地址总线宽度、数据总线宽度地址总线宽度、数据总线宽度地址总线宽度地址总线宽度地址总线宽度决定了CPU可以访问的物理地址空间，简单地说就是CPU到底能够使用多大容量的内存。对于32位地址线的宽度为，最多可以直接访问4096MB（4GB）的物理空间。数据总线宽度数据总线宽度数据总线负责整个系统的数据流量的大小，而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。3.2.6 3.2.6 地址总线地址总线和和数据总线宽度数据总线宽度地址总线宽度地址总线宽度可访问的物理地址空间可访问的物理地址空间 如：如：32根地址线的寻址能力为根地址线的寻址能力为4GB（232B）数据总线宽度数据总线宽度与二级高速缓存、内存和与二级高速缓存、内存和I/O设备间一次数据传输的位数设备间一次数据传输的位数系统总线CPU内存接口外部设备接口外部设备.28=256210=1K 216=65536=64K220=1M230=1G 232=22230=4G3.2.7 3.2.7 制造工艺制造工艺线宽线宽芯片上最基本功能单元（门电路）的宽芯片上最基本功能单元（门电路）的宽度，也是连线的宽度，目前采用度，也是连线的宽度，目前采用铜连线铜连线。第一代奔腾第一代奔腾 CPU为为0.35微米，微米，266MhzPII和赛扬为和赛扬为0.25微米，微米，450Mhz铜矿核心的奔腾铜矿核心的奔腾为为0.18微米，微米，1.13GhzNorthwood核心的奔腾核心的奔腾4 CPU为为0.13微米微米Prescott核心的奔腾核心的奔腾4 CPU为为0.09微米微米sandy bridge CPU为为32纳米纳米3.3 3.3 提高提高CPUCPU性能的先进技术性能的先进技术 1.1.流水线与超标量结构流水线与超标量结构2.2.高速缓存高速缓存3.3.扩展扩展指令集指令集4.4.6464位技术位技术5.5.超超线程技术线程技术6.6.多核心技术多核心技术3.3 3.3 提高提高CPUCPU性能的先进技术性能的先进技术 3.3.1 3.3.1 流水线与超标量结构流水线与超标量结构指令的执行过程：指令的执行过程：1)1)取指令取指令IFIF：从内存读取这条指令。：从内存读取这条指令。2)2)译码译码IDID：将指令翻译成操作命令。：将指令翻译成操作命令。3)3)取操作数取操作数MEMMEM：从内存中读取执行该条指令所：从内存中读取执行该条指令所需的操作数。需的操作数。4)4)执行指令执行指令EXEX：CPUCPU个部件实际执行这条指令。个部件实际执行这条指令。5)5)回写回写WBWB：将执行的结果送回内存或寄存器中。：将执行的结果送回内存或寄存器中。取指令IF译码ID取操作数MEM执行指令EX回写WB一条指令必须在前一条指令的五个步骤执行完一条指令必须在前一条指令的五个步骤执行完后才能执行下一条指令。后才能执行下一条指令。流水线（流水线（pipelinepipeline）又称管线，在又称管线，在486中首次使用中首次使用在在CPU中由中由56个不同功能的电路单元组成一条指个不同功能的电路单元组成一条指令处理流水线，然后将一条令处理流水线，然后将一条X86指令分成指令分成56步后步后再由这些电路单元分别执行再由这些电路单元分别执行。这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度目前，目前，CPU的流水线已长达几十级的流水线已长达几十级流水线指令的执行过程流水线指令的执行过程指令1指令2指令3指令4指令5123456789IFIDIFMEMIDIFEXMEMIDIFWBEXMEMIDIFWBEXMEMIDWBWBEXMEMWBEX流水线（流水线（pipelinepipeline）流水线的问题流水线的问题相关相关后面的指令需用前面指令的运行结果后面的指令需用前面指令的运行结果解决的方法：乱序执行解决的方法：乱序执行在两条相关指令中在两条相关指令中插入不相关的指令插入不相关的指令转移转移条件转移条件转移解决的方法：分支预测，在没有得到结果之前解决的方法：分支预测，在没有得到结果之前预测下一条需执行的指令，目前能达到预测下一条需执行的指令，目前能达到90%以以上的正确率。上的正确率。超标量技术（超标量技术（superscalarsuperscalar）Pentium是是Intel家族中最早采用超标量结构的家族中最早采用超标量结构的处理器处理器超标量（超标量（superscalar）是指在）是指在CPU中有一条以上中有一条以上的流水线的流水线，并且每时钟周期内可以完成一条以，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。上的指令，这种设计就叫超标量技术。采用采用超标量技术的超标量技术的CPU集成了集成了多个多个ALU、多个、多个FPU、多个译码器，以并行处理的方式来提高、多个译码器，以并行处理的方式来提高性能性能超标量技术（超标量技术（superscalarsuperscalar）3.3.2 3.3.2 高速缓存（高速缓存（CacheCache）技术）技术CPUCPU的运算速度与主存的读写速度不匹配的运算速度与主存的读写速度不匹配在在CPUCPU与主存间加入与主存间加入容量较小容量较小、与与CPUCPU速度相当速度相当的的SRAMSRAM（静态存储器）（静态存储器）Cache储存了主内存的映象，通过访问储存了主内存的映象，通过访问Cache 来来完成数据的读写。完成数据的读写。Cache全部技术由全部技术由硬件硬件实现，对应用程序和系统实现，对应用程序和系统程序员均透明。程序员均透明。1.Cache1.Cache的实现原理的实现原理u对对大量典型程序运行情况的分析结果表明，在大量典型程序运行情况的分析结果表明，在一个较短的时间间隔内，由程序产生的地址往一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。往集中在存储器逻辑地址空间的很小范围内。称为程序访问的局部性称为程序访问的局部性。uCacheCache的工作原理是基于程序访问的局部性。的工作原理是基于程序访问的局部性。局部性规律包括两个局部性规律包括两个方面方面时间局部性时间局部性：如果一个存储项被访问，则可能：如果一个存储项被访问，则可能该项会很快被再次访问。该项会很快被再次访问。空间局部性空间局部性：如果一个存储项被访问，则该项：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。及其邻近的项也可能很快被访问。uInstructionCache（指令缓存）和（指令缓存）和DataCache（数据缓存）（数据缓存）CacheCache的的工作原理工作原理CacheCache的命中率的命中率命中率：命中率：命中的访问次数和总访问次数之比命中的访问次数和总访问次数之比命中时间：命中时间：访存访存Cache的时间的时间失效率：失效率：失效的访问次数和总访问次数之比失效的访问次数和总访问次数之比失效时间：失效时间：访问存储器的时间访问存储器的时间 Cache的容量的容量大：命中率高、命中时间长大：命中率高、命中时间长当超过一定值后，命中率随容量的增加并不会有当超过一定值后，命中率随容量的增加并不会有明显地增长明显地增长小：命中率低；命中时间短。小：命中率低；命中时间短。CacheCache系统须解决的三个问题系统须解决的三个问题1.定位问题定位问题处理器按主存地址访问存储器处理器按主存地址访问存储器通过主存通过主存Cache地址映象机构判定该地址地址映象机构判定该地址的存储单元是否在的存储单元是否在Cache中中如果在（命中），按如果在（命中），按Cache地址访问地址访问Cache。2.替换问题替换问题不命中时，要从主存储器调入数据到不命中时，要从主存储器调入数据到Cache若若Cache满，则按某种算法将满，则按某种算法将Cache中的某一中的某一块替换出去，并修改有关的地址映象关系。块替换出去，并修改有关的地址映象关系。CacheCache系统须解决的三个问题系统须解决的三个问题3.数据一致性（数据一致性（Cache与主存储器数据一致性）与主存储器数据一致性）Cache内的数据经过运算后比主存储器的数据内的数据经过运算后比主存储器的数据新新何时将何时将Cache 中得到的结果写到主存储器中中得到的结果写到主存储器中2.Cache2.Cache的基本结构与地址映象方式的基本结构与地址映象方式 Cache通常由通常由相联存储器相联存储器实现实现访问相联存储器时，将地址和每一个标签进行访问相联存储器时，将地址和每一个标签进行比较，对标签相同的比较，对标签相同的存储块存储块进行访问。进行访问。控制位控制位块地址块地址标签标签数据存储器数据存储器标记存储器标记存储器TGACache的地址映象与变换的地址映象与变换缓存与RAM之间的数据是以块为基本单位的，读入的一串数据称为“block”（块），而每一个这样的块都会被装入缓存的被称为“槽”block frame”（框架），它是缓存的基本组织方式。RAM的组织方式和缓存的一样，缓存设计的关键是如何在缓存框架中安排数据。做到合理高效的将RAM中的块关联到框架中去。也就是地址映象方式。CacheCache的组成的组成 CacheCache的地址映象与变换的地址映象与变换1.完全相联法（全相联映象）完全相联法（全相联映象）主存块可映象到主存块可映象到任何任何Cache块块当当Cache块全部块全部装满后才会出现装满后才会出现块冲突块冲突命中率高、命中命中率高、命中时间长时间长CacheCache的地址映象与变换的地址映象与变换2.直接映象法直接映象法主存块映象到主存块映象到Cache中指定的块中指定的块任何时候，主存中任何时候，主存中存储单元的数据只存储单元的数据只能调入到能调入到Cache中中的一个位置的一个位置，这，这是是固定的，若这个固定的，若这个位位置置已有数据，则产已有数据，则产生生冲突冲突，原来的块，原来的块将将无条件地无条件地被替换被替换出去。出去。命中率命中率低、命中时低、命中时间短。间短。CacheCache的地址映象与变换的地址映象与变换3.组相联法（组相联法（组相联映象组相联映象）将存储空间分成若干组将存储空间分成若干组组采用组采用直接映象直接映象组内各块采用全相联映象组内各块采用全相联映象3.Cache3.Cache与与DRAMDRAM的存取策略的存取策略 在在CPU与主存之间增加了与主存之间增加了Cache之后，便存在数据之后，便存在数据在在CPU和和Cache及主存之间如何存取的问题。必须及主存之间如何存取的问题。必须保证保证Cache与主存的数据是一样的（即与主存的数据是一样的（即数据数据存取存取的一致性的一致性）。读写各有）。读写各有2种方式种方式。读方式：读方式：贯穿读出式贯穿读出式(LookThrough)旁路读出式旁路读出式(LookAside)写方式：写方式：写回式写回式(CopyBack)全写式全写式(WriteThrough)贯穿读出式贯穿读出式(Look Through)(Look Through)数据请求先送到数据请求先送到CacheCache，不命中再将数据请求传，不命中再将数据请求传给主存。给主存。降低了对主存的访问次数，但延迟了对主存的降低了对主存的访问次数，但延迟了对主存的访问时间。访问时间。旁路读出式旁路读出式(Look Aside)(Look Aside)同时向同时向CacheCache和主存发出请求，命中后切断对主和主存发出请求，命中后切断对主存的请求存的请求对主存访问无延迟，但占用总线。对主存访问无延迟，但占用总线。写回式写回式(Copy Back)(Copy Back)写操作时信息只写入写操作时信息只写入Cache，当替换时才将改，当替换时才将改写过的写过的Cache块送回主存。块送回主存。复杂，数据一致性的问题，效率高复杂，数据一致性的问题，效率高系统总线处理器外设cacheRAM主存DRAMI/O控制器主存控制器cache控制器全写式全写式(Write Through)(Write Through)写操作时，信息同时写入写操作时，信息同时写入Cache和主存。和主存。简单，写简单，写主主存速度低、占用总线，效率低。存速度低、占用总线，效率低。系统总线处理器外设cacheRAM主存DRAMI/O控制器主存控制器cache控制器4.Cache4.Cache的替换策略的替换策略先进先出先进先出（FirstInFirstOut，FIFO）依据是数据在依据是数据在Cache中的时间，而不是其在中的时间，而不是其在Cache中的使用情况中的使用情况最不经常使用最不经常使用（LeastFrequencyUsed，LFU）被替换的是两次替换间隔内被替换的是两次替换间隔内CPU访问次数最少的。访问次数最少的。近期最少使用近期最少使用（LeastRecentlyUsed，LRU），），替换在近段时间里，被替换在近段时间里，被CPU访问次数最少的，访问次数最少的，是是LFU的拓宽，目前最优秀的。的拓宽，目前最优秀的。5.Cache5.Cache的分级体系设计的分级体系设计5.Cache5.Cache的分级体系设计的分级体系设计L1Cache为内置（即在为内置（即在CPU内部）一般采用内部）一般采用SRAM，容量有加大的趋势。，容量有加大的趋势。L2Cache有内置和外置两种，内置与有内置和外置两种，内置与CPU同步同步工作，外置一般与工作，外置一般与CPU实现紧密耦合，如果实现紧密耦合，如果CPU与与L2Cache集成在单芯片上，的耦合效果集成在单芯片上，的耦合效果可能更佳。可能更佳。如如CPU内已有内已有L1和和L2Cache，主板上的称为，主板上的称为L3Cache。5.Cache5.Cache的分级体系设计的分级体系设计80%80%16%16%4%4%PCPC中的中的CacheCache技术的实现技术的实现CPUCPUL1cacheL1cacheL2cacheL2cacheL3cacheL3cachecachecache主存储器主存储器80888088无无无无无无无无dramdram8028680286无无无无无无无无dramdram80386dx80386dx外部外部sramsram无无无无sramsramdramdram80486dx80486dx内部内部8kb8kb外部外部sramsram无无sramsramdramdrampentiumpentium内部内部8kb+8kb8kb+8kb外部外部sramsram无无sramsramdramdramP mmxP mmx内部内部16kb+16kb16kb+16kb外部外部sramsram无无sramsramdramdramp/pp/p内部内部16kb+16kb16kb+16kb卡上封装卡上封装512kb512kb1mb1mb无无sramsramdramdramAMDAMD毒龙毒龙 128kb128kb64kb无无sramsramdramdramAMDAMD雷鸟雷鸟128kb128kb256kb256kb无无sramsramdramdramP P 8KB8KB数据缓存数据缓存2KB2KB指令指令缓存缓存Trace CacheTrace Cache）256KB256KB（256bit/256bit/时钟周期）时钟周期）无无sramsramdramdram3.3.4 3.3.4 扩展指令集扩展指令集从从PMMX开始，开始，Intel和和AMD的处理器在的处理器在X86指令指令集的基础上各自开发了扩展指令集。集的基础上各自开发了扩展指令集。包含对多媒体、包含对多媒体、3D处理等方面的支持处理等方面的支持需有必要的软件支持需有必要的软件支持1.MMX1.MMX技术技术v是是SIMD 技术在奔腾的具体实现技术在奔腾的具体实现v向下兼容向下兼容与已有的操作系统和软件与已有的操作系统和软件v处理处理定点定点数据数据vMMX技术核心技术核心4种新的数据类型种新的数据类型8个个64位宽的位宽的MMX寄存器寄存器57条新指令条新指令MMXMMX技术的主要特点技术的主要特点1.“SIMD”型指令型指令 一条指令可处理多个数据一条指令可处理多个数据2.“饱和运算饱和运算”当运算结果超出最大值时按最大值运算当运算结果超出最大值时按最大值运算当运算结果低于最小值时按最小值运算当运算结果低于最小值时按最小值运算3.“积和运算积和运算”执行：乘法运算执行：乘法运算+加法运算加法运算MMXMMX的的SIMDSIMDX=(1,2,3,5,8,9,0,5)X=(1,2,3,5,8,9,0,5)Y=(1,2,3,5,8,9,5,7)Y=(1,2,3,5,8,9,5,7)Z=(2,4,6,10,16,18,5,12)Z=(2,4,6,10,16,18,5,12)+8 8个加法器个加法器MMXMMX的的“饱和运算饱和运算”原信号波形原信号波形(无符号数无符号数)原信号波形经过原信号波形经过非饱和运算放大非饱和运算放大原信号波形经过原信号波形经过饱和运算放大饱和运算放大MMXMMX的的“积和运算积和运算”634847323116150a a0 0a a1 1a a2 2a a3 3b b0 0b b1 1b b2 2b b3 3b b0 0a a0 0b b1 1a a1 1b b2 2a a2 2b b3 3a a3 3+3.3.“3D NOW!3D NOW!”技术技术1998年年AMD公司推出公司推出第一种第一种3D 加速指令集，加速指令集，21条指令条指令“SIMD”单指令流，多数据流单指令流，多数据流加速对象是的加速对象是的浮点浮点运运 算算 主要针对三维建模、坐标变换和效果渲染等主要针对三维建模、坐标变换和效果渲染等Enhanced3DNow!指令集指令集K62CPU是第一款集成3DNow！指令集的CPU芯片，其性能甚至超过了奔腾二代，但要达到如此效果必须要在应用程序、接口程序、和显示驱动程序中，至少有一个针对3DNow！进行优化。4.SSE4.SSE技术技术Intel1999年推出年推出SSE，最先运用于，最先运用于PIII系列系列提高处理器浮点性能提高处理器浮点性能提升图像处理、浮点运算、提升图像处理、浮点运算、3D运算、多媒体处运算、多媒体处理等应用能力理等应用能力与与3DNow!不兼容不兼容包含了包含了3DNow!中的绝大部分功能，从软件实际中的绝大部分功能，从软件实际运行效果来看运行效果来看SSE比比3DNow！更胜一筹。！更胜一筹。4.4.SSE2和和SSE3指令集指令集SSE2和SSE3指令集主要用于Pentium 4系列处理器上。SSE2包含了144条指令，由两个部分组：SSE部分和MMX部分。SSE部分主要负责处理浮点数，而MMX部分则专门计算整数。SSE2的寄存器容量是MMX寄存器的两倍，寄存器存储数据也增加了两倍。在指令处理速度保持不变的情况下，通过SSE2优化后的程序和软件运行速度也能够提高两倍。由于SSE2指令集与MMX指令集相兼容，因此被MMX优化过的程序很容易被SSE2再进行更深层次的优化，达到更好的运行效果。SSE2和和SSE3指令集指令集SSE3指令是目前规模最小的指令集，它只有13条指令。它共划分为五个应运层，数据传输命令数据处理命令特殊处理命令优化命令超线程性能增强其中超线程性能增强是一种全新的指令集，它可以提升处理器的超线程的处理能力，大大简化了超线程的数据处理过程，使处理器能够更加快速的进行并行数据处理。4.SSE24.SSE2和和SSE3SSE3技术技术SSE2和和SSE3指令集主要用于指令集主要用于P4系列系列SSE2包括：包括：SSE和和MMXSSE3划分为五个应运层划分为五个应运层数据传输命令数据传输命令数据处理命令数据处理命令特殊处理命令特殊处理命令优化命令优化命令超线程性能增强超线程性能增强超线程性能增强是一种全新的指令集，它可以提超线程性能增强是一种全新的指令集，它可以提升处理器的超线程的处理能力，大大简化超线升处理器的超线程的处理能力，大大简化超线程的数据处理过程，使处理器能更加快速地进程的数据处理过程，使处理器能更加快速地进行并行数据处理。行并行数据处理。3.3.564位体系位体系在现在的处理器市场上，64位技术已经开始普及起来。使用64位技术运算有两大优点：可以进行更大范围的整数运算支持更大容量的内存。但是要注意的是，不要看表面64 位是32位两倍，就简单的认为64位处理器的性能是32位处理器性能的两倍。6464位处理器模型（黑色代表指令、白色位处理器模型（黑色代表指令、白色代表数据、灰色为数据通道）代表数据、灰色为数据通道）AMD64位技术位技术AMD处理器的64位技术称为X86-64在X86指令集的基础上加入了X86-64的64位扩展X86指令集，这就使得AMD处理器可兼容原来的32位的X86软件，并同时支持X86-64的扩展64位计算，并且具有64位的寻址能力，使得它成为真正的64位X86构架处理器。在采用X86-64架构的Athlon64处理器中，X86-64指令集中新增了几组处理器寄存器，它能够提供更加快速的执行效率。Intel64位技术位技术Intel的64位技术称为EM64TEM64T全称Extended Memory 64 Technology，即扩展64bit内存技术。EM64T是Intel IA-32架构的扩展，即IA-32e（Intel Architectur-32 extension）。IA-32处理器通过附加EM64T技术，便可在兼容IA-32软件的情况下，允许软件利用更多的内存地址空间，并且允许软件进行32 bit线性地址写入。EM64T特别强调的是对32 bit和64 bit的兼容性。Intel为支持EM64T技术的处理器设计了两大模式：传统IA-32模式（legacy IA-32 mode）和IA-32e扩展模式（IA-32e mode）。Intel纯64位技术IA-64安腾处理器，服务器专用3.3.6超线程技术超线程技术什么是线程及工作原理什么是线程及工作原理?当你运行程序或对程序进行输入时，程序便把线程发送到CPU来告诉CPU怎样响应输入。当我们双击鼠标打开Word 文档，CPU就会发送一套指令来执行相关操作。对于CPU来说，一个线程是必须执行的指令集合。电脑能够递增处理每个指令，一直到处理完一个线程为止。在线程执行以后，电脑就会重新读入下个要执行的指令位置。不同线程可以彼此相互中断，即强迫CPU把电脑上当前处理的结算结果储存在堆栈里。而这样造成的缺陷就是CPU每次只能处理一个线程。超线程技术超线程技术超线程技术是Intel为了弥补传统处理器在执行单元效能上的利用率不足而开发的一项全新技术。带有超线程技术的CPU上，每个逻辑处理器带有自身的寄存器。CPU将由两个逻辑处理器轮流进行指令取数/解码并尝试同时执行两个线程，因此解决了CPU执行单元利用率低下的问题。在运行针对超线程技术做过优化的操作系统及软件时，CPU的处理能力将有30%以上的提高。超线程技术超线程技术简而言之，超线程就是让操作系统相信你有两个处理器，也就是一个CPU当两个用的技术。要实现超线程技术需要具备三个条件。1.处理器支持（P4）；2.主板支持，包括老主板升级BIOS支持；3.操作系统支持（Windows XP能很好支持，Windows 2K也可支持，Windows 98，Windows NT不支持）。3.3.7多核心技术多核心技术 两个或多个独立运行的内核集成于同一个处理器上面。两个或多个独立运行的内核集成于同一个处理器上面。双核处理器双核处理器 =一个处理器上包含一个处理器上包含2 2个内核个内核多核处理器多核处理器 =一个处理器上包含一个处理器上包含2 2个或多个内核个或多个内核Core0Core0Core1Core1Front Side BusFront Side BusFront Side BusFront Side Bus为什么要采用多核技术？为什么要采用多核技术？最终目标最终目标:提升用户的体验提升用户的体验摩尔定律摩尔定律 不断发展和改进处理器的性能不断发展和改进处理器的性能最大限度地利用越来越多的晶体管最大限度地利用越来越多的晶体管实现最优的价值缩减处理时间，提高计算能力开发平台的新特性和新功能通过并行方式改进处理器的性能通过并行方式改进处理器的性能2005+2005+2005+2005+Dual-and Multi-coreDual-and Multi-coreDual-and Multi-coreDual-and Multi-core2-way SMP system2-way SMP system2-way SMP system2-way SMP system4 Cores4 Cores4 Cores4 Cores4 Threads4 Threads4 Threads4 Threads2001200120012001Hyper-ThreadingHyper-ThreadingHyper-ThreadingHyper-Threading2-way SMP system2-way SMP system2-way SMP system2-way SMP system2 Cores2 Cores2 Cores2 Cores4 Threads4 Threads4 Threads4 Threads1995199519951995Multi-processingMulti-processingMulti-processingMulti-processing2-way SMP system2-way SMP system2-way SMP system2-way SM