第二章IA结构的微处理器优秀文档.ppt

微机原理 第二章 IA-32结构的微处理器(1)本章主要学习内容 8086CPU的基本性能指标8086/8088CPU的内部结构及其寄存器结构 8086CPU的外部引脚特性 8086CPU的存储器和I/O组织 8086的时钟和总线概念及其最小/最大工作方式 微机原理 第二章 IA-32结构的微处理器(2)本章学习目标：本章学习目标：能够正确描述微处理器的主要性能指标能够正确描述微处理器的主要性能指标了了解解80868086的的内内部部结结构构并并说说明明每每一一部部分分的的功功能能及及工工作原理作原理记住记住80868086的寄存器结构的寄存器结构,并说明它们的主要用途并说明它们的主要用途知知道道80868086的的引引脚脚特特性性及及其其中中某某些些引引脚脚在在两两种种工工作作方式下的功能定义方式下的功能定义,什么是最大方式和最小方式什么是最大方式和最小方式.能说出能说出80868086与与80888088的不同之处的不同之处掌握掌握80868086最小方式下的总线时序最小方式下的总线时序能够正确描述能够正确描述80868086的存储器组织和的存储器组织和IOIO端口组织端口组织微机原理 第二章 IA-32结构的微处理器(3)学习重点及难点学习重点：学习重点：80868086微处理器的组成及其寄存器结构微处理器的组成及其寄存器结构；8086 8086 微处理器的存储器组织和微处理器的存储器组织和I/OI/O端口组织端口组织 学习难点学习难点80868086微处理器的存储器组织和微处理器的存储器组织和I/OI/O端口组织端口组织微机原理 第二章 IA-32结构的微处理器(4)2.1 2.1 微处理器的性能描述微处理器的性能描述(1)(1)字长：指它在交换、加工和存放信息时，其信息位的最基本的长度，它决定一次传送的二进制的位数。字长由微处理器对外数据总线的条数决定。8086的外部数据总线有16条，所以其字长为16。微机原理 第二章 IA-32结构的微处理器(5)2.1 2.1 微处理器的性能描述微处理器的性能描述(2)(2)指令数：指一种微处理器能执行的指令的个数。运算速度：用基本指令执行时间来衡量计算机的运算速度。寄存器加法指令寄存器加法指令了解8086的内部结构并说明每一部分的功能及工作原理程序中的指令只涉及16位地址，减短了指令长度，提高了执行程序的速度。信号的有效形式:指的是引脚信号是什么电平有效。微机原理 第二章 IA-32结构的微处理器(32)最大工作方式是相对最小工作方式而言的，它主要用在中等或大规模的8086系统中。RD读控制信号(输出，三态，低电平有效)：有效时，表示8086正在通过总线进行数据的读(输入)操作，可能是读存储器或读I/O设备。各种处理器产品都规定了此时钟频率的范围，例如最早的8086主频最高为。若是低位字节在偶数地址中(即从偶数地址开始存放)为规则存放，这样存放的字称为规则字。信号的有效形式:指的是引脚信号是什么电平有效。如果测到无效，CPU将插入等待周期Tw指令数：指一种微处理器能执行的指令的个数。3 8086的引脚特性1 8086的内部结构微机原理 第二章 IA-32结构的微处理器(6)访存空间：访存空间是指由该微处理器构成的系统所能访问(Access)的存储单元数。此单元数是由传送地址信息的地址总线的条数决定的。例如:8086有20条地址线,可表示220个地址,其访存空间为220。2.1 2.1 微处理器的性能描述微处理器的性能描述(3)(3)微机原理 第二章 IA-32结构的微处理器(7)2.1 2.1 微处理器的性能描述微处理器的性能描述(4)(4)关于存储容量1Byte=8bit1页面=28B1KB=210B1MB=210KB1GB=210MB1TB=210GB微机原理 第二章 IA-32结构的微处理器(8)2.1 2.1 微处理器的性能描述微处理器的性能描述(5)(5)高速缓存扩展阅读:了解高速缓存虚拟存储空间能否构成多处理器系统工艺形式及其他 微机原理 第二章 IA-32结构的微处理器(9)2.2 8086/80882.2 8086/8088微处理器微处理器2.2.1 8086的内部结构2.2.2 8086的寄存器结构2.2.3 8086的引脚特性2.2.4 8086与8088比较2.2.5 8086的时钟与总线周期的概念2.2.6 8086/8088的工作方式2.2.7 8086/8088的总线操作时序2.2.8 存储器组织2.2.9 I/O端口组织微机原理 第二章 IA-32结构的微处理器(10)80868086的内部结构的内部结构2.2 8086/80882.2 8086/8088微处理器微处理器微机原理 第二章 IA-32结构的微处理器(11)2.2.2 80862.2.2 8086的寄存器结构的寄存器结构通用寄存器组通用寄存器组数据寄存器（数据寄存器（AXAX、BXBX、CXCX、DXDX）指针寄存器指针寄存器堆栈指针寄存器堆栈指针寄存器SPSP基址指针寄存器基址指针寄存器BPBP变址寄存器变址寄存器源变址寄存器源变址寄存器SISI目的变址寄存器目的变址寄存器DIDI微机原理 第二章 IA-32结构的微处理器(12)段寄存器段寄存器:8086CPU:8086CPU共有共有4 4个个1616位的段寄存器，位的段寄存器，用来存放每一个逻辑段的段起始地址。用来存放每一个逻辑段的段起始地址。CSCS：代码段寄存器：代码段寄存器 DSDS：数据段寄存器：数据段寄存器SSSS：堆栈段寄存器：堆栈段寄存器 ESES：附加段寄存器：附加段寄存器2.2.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(13)状态标志寄存器F（9个状态标志位)状态标志：状态标志用来反映EU执行算术和逻辑运算以后的结果特征。标志名称值为0值为1CF进位无进位或借位有进位或借位PF奇偶有奇数个1有偶数个1AF辅助进位低4位无进位或借位低4位有进位或借位ZF零结果不为0结果为0SF符号结果为正数结果为负数OF溢出无溢出有溢出2.2.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(14)控制标志位：控制CPU的操作标志 名称值为0值为1DF方向数据串指令以地址的递增顺序对数据串进行处理数据串指令以地址的递减顺序对数据串进行处理IF中断允许关中断开中断TF陷阱CPU正常工作单步运行2.2.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(15)指令指针寄存器IP16位寄存器，存放EU要执行的下一条指令的偏移地址。该寄存器的内容只有在执行转移类指令时才会由转移地址改变。2.2.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(16)2.2.3 80862.2.3 8086的引脚特性的引脚特性在学习8086引脚特性时，我们应特别注意以下一些问题：信号的功能 信号分类的观点:按照3总线的分类的观点将各引脚信号分为数据总线DB、地址总线AB、控制总线CB，这样有利于对信号功能的理解。微机原理 第二章 IA-32结构的微处理器(17)信号的流动方向:指的是引脚信号相对于CPU流动的方向。可以有输入(IN)、输出(OUT)、双向(IN/OUT)三种情况。信号的有效形式:指的是引脚信号是什么电平有效。可能是高电平有效，或低电平有效，还可能是上升沿有效，或下降沿有效。信号多功能、分时使用的情况 2.2.3 80862.2.3 8086的引脚特性的引脚特性微机原理 第二章 IA-32结构的微处理器(18)2.2.3 80862.2.3 8086的引脚特性的引脚特性8086引脚的分类地址/数据总线地址/状态总线控制总线电源和地址其它控制线微机原理 第二章 IA-32结构的微处理器(19)微机原理 第二章 IA-32结构的微处理器(20)地址地址/数据总线数据总线 AD15AD15AD0(AD0(双向，三态双向，三态)：分：分时复用的地址总线低时复用的地址总线低1616位位A15-A0A15-A0和数据总线和数据总线D15-D0D15-D0。在进行。在进行DMADMA时，这些线处于浮空状态，时，这些线处于浮空状态，即输出高阻态。即输出高阻态。地址地址/状态总线状态总线A19/S6A19/S6，A18/S5A18/S5，A17/S4A17/S4，A16/S3(A16/S3(输出，三态输出，三态)：A19A19A16A16是地址总线的是地址总线的高高4 4位；位；S6S6S5S5是状态信号。是状态信号。微机原理 第二章 IA-32结构的微处理器(21)控制总线控制总线BHE(Bus High Enable)/S7BHE(Bus High Enable)/S7：总线高位总线高位开放开放/状态信号状态信号(输出，三态输出，三态)，BHE BHE 在在T1T1状态输出，其有效表示状态输出，其有效表示CPUCPU要使用数据总线要使用数据总线的高的高8 8位，即位，即D15-D8D15-D8进行数据传输。进行数据传输。S7S7信号信号8086 8086 作为备用，目前暂无定义。作为备用，目前暂无定义。微机原理 第二章 IA-32结构的微处理器(22)RDRD读控制信号读控制信号(输出，三态，低电平有效输出，三态，低电平有效)：有效时，表示：有效时，表示80868086正在通过总线进行数正在通过总线进行数据的读据的读(输入输入)操作，可能是读存储器或读操作，可能是读存储器或读I/OI/O设备。设备。微机原理 第二章 IA-32结构的微处理器(23)READYREADY等待状态控制等待状态控制(输入，高电平有效输入，高电平有效)：在总线操作周期中，在总线操作周期中，8086CPU会在第会在第3个时个时钟周期的前沿测试该引脚钟周期的前沿测试该引脚如果测到高有效，如果测到高有效，CPU直接进入第直接进入第4个时个时钟周期钟周期如果测到无效，如果测到无效，CPU将插入等待周期将插入等待周期TwCPU在等待周期中仍然要监测在等待周期中仍然要监测READY信信号，有效则进入第号，有效则进入第4个时钟周期，否则继个时钟周期，否则继续插入等待周期续插入等待周期Tw。微机原理 第二章 IA-32结构的微处理器(24)TESTTEST等待测试等待测试(输入，低电平有效输入，低电平有效)当当CPUCPU执行执行WAITWAIT指令时，他将在每个时钟周期指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序踏步对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行并继续测试；如果有效，则程序恢复运行也就是说，也就是说，WAITWAIT指令使指令使CPUCPU产生等待，直到引产生等待，直到引脚有效为止脚有效为止微机原理 第二章 IA-32结构的微处理器(25)INTRINTR中断请求中断请求(输入，高电平有效输入，高电平有效)这是可屏蔽中断请求输入线。这是可屏蔽中断请求输入线。有效时，表示有效时，表示请求设备向请求设备向CPU申请可屏蔽中断申请可屏蔽中断该请求的优先级别较低，并可通过关中断指该请求的优先级别较低，并可通过关中断指令令CLI清除标志寄存器中的清除标志寄存器中的IF标志、从而对中标志、从而对中断请求进行屏蔽断请求进行屏蔽微机原理 第二章 IA-32结构的微处理器(26)NMINMI非屏蔽中断请求非屏蔽中断请求(输入，上升沿触发输入，上升沿触发)有效时，表示外界向有效时，表示外界向CPUCPU申请不可屏蔽中断申请不可屏蔽中断该请求的优先级别高于该请求的优先级别高于INTRINTR，并且不能在，并且不能在CPUCPU内被屏内被屏蔽蔽当系统发生紧急情况时，可通过他向当系统发生紧急情况时，可通过他向CPUCPU申请不可屏申请不可屏蔽中断服务蔽中断服务主机与外设进行数据交换通常采用可屏蔽中断主机与外设进行数据交换通常采用可屏蔽中断不可屏蔽中断通常用于处理掉电等系统故障不可屏蔽中断通常用于处理掉电等系统故障微机原理 第二章 IA-32结构的微处理器(27)RESETRESET复位信号复位信号(输入，高电平有效输入，高电平有效)该信号有效，将使该信号有效，将使CPU回到其初始状态；当他回到其初始状态；当他再度返回无效时，再度返回无效时，CPU将重新开始工作将重新开始工作8088复位后复位后CSFFFFH、IP0000H，所以程，所以程序入口在物理地址序入口在物理地址FFFF0H微机原理 第二章 IA-32结构的微处理器(28)CLKCLK系统时钟系统时钟(输入输入)此引脚输入的脉冲就是此引脚输入的脉冲就是CPUCPU工作的主频时钟，工作的主频时钟，我们经常说的时钟周期就是指此脉冲的周期，我们经常说的时钟周期就是指此脉冲的周期，主频就是指的它的频率。主频就是指的它的频率。该时钟信号的低该时钟信号的低/高之比常采用高之比常采用2 2：1(1(占空度：占空度：1/3)1/3)。各种处理器产品都规定了此时钟频率的范围，各种处理器产品都规定了此时钟频率的范围，例如最早的例如最早的80868086主频最高为。主频最高为。微机原理 第二章 IA-32结构的微处理器(29)电源线和地线电源线和地线GNDGNDVccVcc线接入的电压为线接入的电压为+5V15+5V15；8O868O86有两条有两条GNDGND，均应接地。，均应接地。其它控制线：其它控制线：24243131脚脚这些控制线的功能将根据方式控制线这些控制线的功能将根据方式控制线MN/MXMN/MX所所处状态而确定。处状态而确定。微机原理 第二章 IA-32结构的微处理器(30)2.2.4 80882.2.4 8088与与80868086比较比较8086808680888088外部数据总线位数外部数据总线位数1616位位8 8位位指令队列容量指令队列容量6 6个字节个字节4 4个字节个字节引脚引脚特性特性地址地址/数据总线数据总线ADAD1515-AD-AD0 0A A1515-A-A8 8 ADAD7 7-AD-AD0 03434号引脚号引脚BHEBHE控制信号控制信号SSSS0 02828号引脚号引脚M/IOM/IOIO/MIO/M微机原理 第二章 IA-32结构的微处理器(31)8086/80888086/8088的工作方式的工作方式最小工作方式最小工作方式 系统中只有系统中只有80868086一个微处理器，是一个单微一个微处理器，是一个单微处理器系统。在这种系统中，所有的总线控处理器系统。在这种系统中，所有的总线控制信号都直接由制信号都直接由8086CPU8086CPU产生，系统中的总线产生，系统中的总线控制逻辑电路被减到最少。控制逻辑电路被减到最少。当把当把80868086的的3333脚脚MN/MXMN/MX接接+5V+5V时，时，8086CPU8086CPU就处就处于最小工作方式了于最小工作方式了 （图示图示）微机原理 第二章 IA-32结构的微处理器(32)最小方式下，最小方式下，24312431号引脚的定义号引脚的定义M/IOM/IO：存储器或：存储器或IOIO端口访问信号，三态输出端口访问信号，三态输出WRWR：写信号，三态输出，低电平有效。：写信号，三态输出，低电平有效。HOLDHOLD：总线请求信号，输入，高电平有效：总线请求信号，输入，高电平有效HLDAHLDA：总线请求响应信号，输出，高电平有效。：总线请求响应信号，输出，高电平有效。INTAINTA：中断响应信号，输出，低电平有效。：中断响应信号，输出，低电平有效。ALEALE：地址锁存允许信号，输出，高电平有效。：地址锁存允许信号，输出，高电平有效。DENDEN：数据允许信号，三态输出，低电平有效。：数据允许信号，三态输出，低电平有效。DT/RDT/R：数据发送：数据发送/接收控制信号，三态输出。接收控制信号，三态输出。微机原理 第二章 IA-32结构的微处理器(33)最大工作方式最大工作方式当把当把80868086的的3333脚脚MN/MXMN/MX接地时，这时的系统处于接地时，这时的系统处于最大工作方式。最大工作方式是相对最小工作最大工作方式。最大工作方式是相对最小工作方式而言的，它主要用在中等或大规模的方式而言的，它主要用在中等或大规模的80868086系统中。在最大方式系统中，总是包含有两个系统中。在最大方式系统中，总是包含有两个或多个微处理器，是多微处理器系统。其中必或多个微处理器，是多微处理器系统。其中必有一个主处理器有一个主处理器80868086，其他的处理器称为协处，其他的处理器称为协处理器理器 。（。（图示图示）微机原理 第二章 IA-32结构的微处理器(34)最大方式下，最大方式下，24312431号引脚的定义号引脚的定义QS1QS1、QS2QS2：指令队列状态信号，输出。：指令队列状态信号，输出。QS1QS1QS2QS2含义含义0 00 0无操作无操作0 01 1将指令首字节送入指令队列将指令首字节送入指令队列1 10 0队列为空队列为空1 11 1将指令其余字节送指令队列将指令其余字节送指令队列微机原理 第二章 IA-32结构的微处理器(35)最大方式下，最大方式下，24312431号引脚的定义号引脚的定义S2、S1、S0：总线周期状态信号，三态输出。：总线周期状态信号，三态输出。S2S1S0操作过程操作过程产生信号产生信号0 0 00 0 0发中断响应信号发中断响应信号INTA0 0 10 0 1读读I/O端口端口IORC0 1 00 1 0写写I/O端口端口IOWC，AIOWC0 1 1 0 1 1 暂停暂停无无1 0 0 1 0 0 取指令取指令MRDC1 0 11 0 1读存储器读存储器MRDC1 1 01 1 0写存储器写存储器MWTC，AMWC1 1 11 1 1无作用无作用无无微机原理 第二章 IA-32结构的微处理器(36)最大方式下，最大方式下，24312431号引脚的定义号引脚的定义RQ/GT0RQ/GT0、RQ/GT1RQ/GT1：总线请求信号（输入）：总线请求信号（输入）/总总线请求允许信号（输出），双向，低电平有效。线请求允许信号（输出），双向，低电平有效。LOCKLOCK：总线封锁信号，三态输出，低电平有效。：总线封锁信号，三态输出，低电平有效。微机原理 第二章 IA-32结构的微处理器(37)2.2.5 80862.2.5 8086的时钟和总线周期的概念的时钟和总线周期的概念CPUCPU是是一一个个复复杂杂的的时时序序数数字字逻逻辑辑，其其所所有有的的操操作作都都必必须须在在统统一一的的时时钟钟下下完完成成。由由片片外外输输入入CLKCLK引引脚脚的的时时钟钟脉脉冲冲信信号号，是是系系统统定定时时的的基基本本脉脉冲冲，其其频频率率称称为为主主频频，其其周周期期称称为为时时钟钟周周期期，有有时时时时钟钟周周期期又又称称为为T T状状态态。时时钟周期是钟周期是CPUCPU执行各种操作的最小时钟单位执行各种操作的最小时钟单位。时时序序，就就是是指指CPUCPU执执行行各各种种操操作作时时，引引脚脚信信号号随随时时钟钟而而变化的顺序和时间长短的安排变化的顺序和时间长短的安排 。微机原理 第二章 IA-32结构的微处理器(38)总总线线周周期期，指指的的是是8086CPU8086CPU通通过过总总线线，执执行行一一次次访访问问存存储储器器或或访访问问I IO O端端口口的的操操作作或或操操作作的的时时间间。若若执执行行的的是是数数据据输输出出(从从CPU)CPU)，则则称称为为 写写 总总线线周周期期；若若执执行行的的是是数数据据输输入入(到到CPU)CPU)，则则称称为为 读读 总总线周期线周期。在在80868086中中，一一个个最最基基本本的的总总线线周周期期由由4 4个个时时钟钟周周期期组组成成，因因此此基基本本总总线线周周期期用用T1T1，T2T2，T3T3，T4T4表表示示。（典型的总线周期典型的总线周期）指指令令周周期期。指指令令周周期期指指的的是是CPUCPU执执行行一一条条指指令令的的时时间间。由由于于CPUCPU执执行行一一条条指指令令的的时时间间并并不不固固定定，因因此此指指令令周周期期也也不不是是一一个个常常数数，它它随随不不同同的的指指令令而而变变化。化。微机原理 第二章 IA-32结构的微处理器(39)8086/80888086/8088的总线操作时序的总线操作时序8086最小方式下的总线读操作（有TW，无TW）8086最小方式下的总线写操作 8088的总线读/写操作时序微机原理 第二章 IA-32结构的微处理器(40)2.2.8 2.2.8 存储器组织存储器组织存储器的标准结构存储器的标准结构存储器按存储器按字节字节组织，按组织，按字节字节分配分配地址地址 当存放的数为一个字当存放的数为一个字(16(16位，位，2 2个个字节字节)时，则将字的时，则将字的高位字节高位字节放放在在高地址高地址中，将中，将低位字节低位字节存放在存放在低地址低地址中；中；当存放的数是双字形式当存放的数是双字形式(地址指地址指针数据针数据)时，则将时，则将低字低字(偏移量）偏移量）存放在较低地址存放在较低地址中，中，高字（段基高字（段基址）址）存放在存放在较高地址较高地址中中 。1FH1FH0CH0CH 字节数字节数20H20H28H28H字节数字节数21H21H23H23H 字字0B23H0B23H22H22H0BH0BH23H23H00H00H 地址指针地址指针 段基址：段基址：2000H2000H 偏移量：偏移量：3000H3000H24H24H30H30H25H25H00H00H26H26H20H20H微机原理 第二章 IA-32结构的微处理器(41)对存放的字，其低位字节对存放的字，其低位字节可以在可以在奇数地址奇数地址中中(即从奇即从奇数地址开始存放数地址开始存放)，这种方，这种方式为式为非规则存放非规则存放，这样存，这样存放的字为放的字为非规则字非规则字；若是低位字节在若是低位字节在偶数地址偶数地址中中(即从偶数地址开始存放即从偶数地址开始存放)为为规则存放规则存放，这样存放的，这样存放的字称为字称为规则字规则字。1FH1FH0CH0CH 非规则字非规则字280CH280CH20H20H28H28H21H21H23H23H 字节数字节数23H23H22H22H0BH0BH 规则字规则字200BH200BH23H23H20H20H微机原理 第二章 IA-32结构的微处理器(42)若一个字是规则存放，则对它的存取可在一个总线若一个字是规则存放，则对它的存取可在一个总线周期完成，而非规则字的存取则需二个总线周期。周期完成，而非规则字的存取则需二个总线周期。A0=0:同同时选中高时选中高位库和低位库和低位库，传位库，传送送2字节字节;A0=1:只只选中高字选中高字节，传送节，传送1字节字节微机原理 第二章 IA-32结构的微处理器(43)操作操作A0A0BHEBHE数据线数据线存取规则字存取规则字0 00 0AD15-AD0AD15-AD0传送偶地址的一个字节传送偶地址的一个字节0 01 1AD7-AD0AD7-AD0传送奇地址的一个字节传送奇地址的一个字节1 10 0AD15-AD8AD15-AD8存取非规则字存取非规则字1 10 0AD15-AD8AD15-AD8（第一个总线周期放低位（第一个总线周期放低位数据字节）数据字节）0 01 1AD7-AD0AD7-AD0（第二个总线周期放高位（第二个总线周期放高位数据字节）数据字节）微机原理 第二章 IA-32结构的微处理器(44)例例1 1：从从10000H10000H开始的内存单元存放有开始的内存单元存放有“A A”到到“G G”的的ASCIIASCII码，请画出存储示码，请画出存储示意图。意图。例例2 2：有三个字数据，分别是：有三个字数据，分别是1268H1268H，0A132H0A132H，3630H3630H，存储在，存储在21001H21001H开始的单开始的单元，并连续存放，请画出存储示意图。元，并连续存放，请画出存储示意图。微机原理 第二章 IA-32结构的微处理器(45)2.2.8 存储器组织存储器分段00000H00000H10000H10000H20000H20000H30000H30000H40000H40000HA A段段B B段段完全重叠完全重叠C段段D段段E段段连续排列连续排列部分重叠部分重叠断开排列断开排列微机原理 第二章 IA-32结构的微处理器(46)2.2.8 存储器组织实际地址和逻辑地址实际地址实际地址(又称又称物理地址物理地址)是指是指CPUCPU和存储器进行数和存储器进行数据交换时在地址总线上出现的地址码，对据交换时在地址总线上出现的地址码，对80868086来说，来说，是用是用2020位位二进制数或二进制数或5 5位位十六进制数表示的代码。是十六进制数表示的代码。是唯一唯一能代表存储空间每个字节单元的地址。能代表存储空间每个字节单元的地址。逻辑地址逻辑地址由两部分组成：由两部分组成：段地址段地址和和偏移量偏移量。后者是。后者是指存储单元所在的位置离段起始地址指存储单元所在的位置离段起始地址(基址基址)的偏移的偏移距离，又称偏移地址。基址和偏移地址都用无符号距离，又称偏移地址。基址和偏移地址都用无符号的的1616位位二进制数或二进制数或4 4位位十六进制数表示。十六进制数表示。物理地址物理地址=段基址段基址*16+偏移地址。偏移地址。段基址：段基址：CS、DS、ES、SS。偏移地址：偏移地址：IP、DI、SI、BP、SP等。等。微机原理 第二章 IA-32结构的微处理器(47)分段编址的好处分段编址的好处程序中的指令只涉及程序中的指令只涉及1616位地址，减短了指令长度，提位地址，减短了指令长度，提高了执行程序的速度。高了执行程序的速度。在程序执行过程中，不需要在在程序执行过程中，不需要在1M1M空间中去寻址，多数空间中去寻址，多数情况下只在一个较小的存储器段中运行。情况下只在一个较小的存储器段中运行。多数指令运行时，并不涉及段寄存器的值，而只涉及多数指令运行时，并不涉及段寄存器的值，而只涉及1616位的偏移量。也为程序的浮动装配创造了条件。位的偏移量。也为程序的浮动装配创造了条件。程序设计者完全不用为程序装配在何处而去修改指令，程序设计者完全不用为程序装配在何处而去修改指令，统一交由操作系统去管理就行了。统一交由操作系统去管理就行了。微机原理 第二章 IA-32结构的微处理器(48)2.2.8 2.2.8 存储器组织存储器组织堆栈堆栈堆栈堆栈主要用于主要用于暂存暂存数据和在数据和在过程调用过程调用或处理中或处理中断时暂存断点信息。断时暂存断点信息。堆栈：在存储器中开辟的一片数据存储区，这堆栈：在存储器中开辟的一片数据存储区，这片存储区的一端固定，另一端活动，且只允许片存储区的一端固定，另一端活动，且只允许数据从活动端进出。采用数据从活动端进出。采用“先进后出先进后出”的规则的规则。堆栈的组织：堆栈指示器堆栈的组织：堆栈指示器SP，它总是指向堆，它总是指向堆栈的栈顶堆栈的伸展方向既可以从高地址向低栈的栈顶堆栈的伸展方向既可以从高地址向低地址，也可以从低地址向高地址。地址，也可以从低地址向高地址。8086/8088的堆栈的伸展方向是从高地址向低地址。的堆栈的伸展方向是从高地址向低地址。演示演示微机原理 第二章 IA-32结构的微处理器(49)I/O端口组织I/OI/O端口端口一个一个n n位的位的端口端口实际上是存取数据的一个实际上是存取数据的一个n n位位寄存器寄存器。在系统设计时，要为每个端。在系统设计时，要为每个端口分配一个口分配一个地址地址，称为，称为端口地址端口地址或或端口端口号号。微机原理 第二章 IA-32结构的微处理器(50)统一编址统一编址 存储器映射方式存储器映射方式I/OI/O端口地址置于端口地址置于1MB1MB的存储器空间中，在整的存储器空间中，在整个存储空间中划出一部分空间给外设端口个存储空间中划出一部分空间给外设端口 ，端口和存储单元统一编址。端口和存储单元统一编址。优点：无需专门的优点：无需专门的I/OI/O指令，对端口操作的指指令，对端口操作的指令类型多，从而简化了指令系统的设计。令类型多，从而简化了指令系统的设计。缺点：端口占用存储器的地址空间，使存储缺点：端口占用存储器的地址空间，使存储器容量更加紧张，同时端口指令的长度增加，器容量更加紧张，同时端口指令的长度增加，执行时间较长，端口地址译码器较复杂。执行时间较长，端口地址译码器较复杂。微机原理 第二章 IA-32结构的微处理器(51)独立编址独立编址I/OI/O映射方式映射方式这这种种方方式式的的端端口口单单独独编编址址构构成成一一个个I/OI/O空空间，不占用存储器地址空间。间，不占用存储器地址空间。优优点点：端端口口所所需需的的地地址址线线较较少少，地地址址译译码码器器较较简简单单，采采用用专专用用的的I/OI/O指指令令，端端口口操作指令执行时间少，指令长度短操作指令执行时间少，指令长度短 。缺缺点点：输输入入输输出出指指令令类类别别少少，一一般般只只能能进行传送操作。进行传送操作。本章内容到此结束！本章内容到此结束！谢谢！谢谢！I/O端口地址置于1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口，端口和存储单元统一编址。I/O端口地址置于1MB的存储器空间中，在整个存储空间中划出一部分空间给外设端口，端口和存储单元统一编址。指令数：指一种微处理器能执行的指令的个数。该请求的优先级别高于INTR，并且不能在CPU内被屏蔽微机原理 第二章 IA-32结构的微处理器(31)微机原理 第二章 IA-32结构的微处理器(26)段基址：2000H微机原理 第二章 IA-32结构的微处理器(44)1 8086的内部结构2 8086的寄存器结构8086微处理器的存储器组织和I/O端口组织微机原理 第二章 IA-32结构的微处理器(40)在学习8086引脚特性时，我们应特别注意以下一些问题：HOLD：总线请求信号，输入，高电平有效微机原理 第二章 IA-32结构的微处理器(8)微机原理 第二章 IA-32结构的微处理器(35)微机原理 第二章 IA-32结构的微处理器(53)8086CPU8086CPU原型图原型图80868086最小最小方式方式典型典型系统系统结构结构微机原理 第二章 IA-32结构的微处理器(55)8284A时钟发生器。外接晶体的基本振荡频率为时钟发生器。外接晶体的基本振荡频率为15MHz，其作用如下：，其作用如下：产生主频时钟产生主频时钟CLKCLK，及其他一些频率的脉冲信，及其他一些频率的脉冲信号号n产生与主频时钟同步的产生与主频时钟同步的READYREADY信号信号n产生符合要求的复位信号，即产生符合要求的复位信号，即RESETRESET信号信号微机原理 第二章 IA-32结构的微处理器(56)82828282和和8286828682828282：作为地址锁存器。在总线周期期间，：作为地址锁存器。在总线周期期间，锁存地址锁存地址/数据复用总线上输出的地址信数据复用总线上输出的地址信息息82868286：作为数据总线上数据信息的双向驱：作为数据总线上数据信息的双向驱动器，提高数据总线带负载的能力。动器，提高数据总线带负载的能力。微机原理 第二章 IA-32结构的微处理器(57)21422142和和2716271621422142：可读写的随机存储器。作为系：可读写的随机存储器。作为系统内存的一部份。统内存的一部份。27162716：只读的存储器，存放一些运行：只读的存储器，存放一些运行时无须修改的程序和数据。时无须修改的程序和数据。最大方式典型系统结构最大方式典型系统结构微机原理 第二章 IA-32结构的微处理器(59)总线控制器总线控制器82888288产生总线控制逻辑产生总线控制逻辑与最小方式下直接输出的信号功能与名称均相与最小方式下直接输出的信号功能与名称均相同的控制信号同的控制信号ALEALE：地址锁存信号。：地址锁存信号。DENDEN和和DT/RDT/R：分别为数据允许信号和数据收：分别为数据允许信号和数据收/发信号发信号 INTAINTA：CPUCPU对中断请求的中断响应信号。对中断请求的中断响应信号。在学习8086引脚特性时，我们应特别注意以下一些问题：最大方式下，2431号引脚的定义微机原理 第二章 IA-32结构的微处理器(51)微机原理 第二章 IA-32结构的微处理器(53)在8086中，一个最基本的总线周期由4个时钟周期组成，因此基本总线周期用T1，T2，T3，T4表示。CS：代码段寄存器产生与主频时钟同步的READY信号8 存储器组织实际地址和逻辑地址8086 微处理器的存储器组织和I/O端口组织INTR中断请求(输入，高电平有效)2 8086的寄存器结构程序中的指令只涉及16位地址，减短了指令长度，提高了执行程序的速度。在学习8086引脚特性时，我们应特别注意以下一些问题：INTR中断请求(输入，高电平有效)微机原理 第二章 IA-32结构的微处理器(16)状态标志：状态标志用来反映EU执行算术和逻辑运算以后的结果特征。微机原理 第二章 IA-32结构的微处理器(16)微机原理 第二章 IA-32结构的微处理器(60)功能与功能与信号信号名称不尽相同的控制信号名称不尽相同的控制信号MRDCMRDC有效，与最小方式下有效，与最小方式下 RDRD有效及有效及M/IOM/IO为高功能为高功能相同；相同；MWTCMWTC有效，与最小方式下有效，与最小方式下 WRWR有效及有效及M/IOM/IO为高功能为高功能相同；相同；IORCIORC有效，与最小方式下有效，与最小方式下 RDRD有效及有效及M/IOM/IO为低功能为低功能相同；相同；IOWCIOWC有效，与最小方式下有效，与最小方式下 WRWR有效及有效及M/IOM/IO为低功能为低功能相同；相同；AIOWCAIOWC和和AWMCAWMC，分别为超前写，分别为超前写 I/OI/O命令和超前写内命令和超前写内存命令，其功能分别和存命令，其功能分别和IOWCIOWC及及MWTCMWTC一样，只是前一样，只是前者将超前一个时钟周期发出。者将超前一个时钟周期发出。总线控制器总线控制器82888288微机原理 第二章 IA-32结构的微处理器(61)典型的典型的80868086总线周期波形图总线周期波形图CLKT1总线周期总线周期总线周期总线周期地址地址 缓冲缓冲数据数据地址地址 缓冲缓冲数据数据地址地址/数据数据总线总线T2T3T4T1T2T3T4