DDR SDRAM在嵌入式系统中的应用.docx
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《DDR SDRAM在嵌入式系统中的应用.docx》由会员分享,可在线阅读,更多相关《DDR SDRAM在嵌入式系统中的应用.docx(9页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、DDRSDRAM在嵌入式系统中的应用caojing导语:本文给出了一种通过FPGA控制将DDRSDRAM应用在嵌入式系统中的方法。摘要:给出一种通过FPGA控制将DDRSDRAM应用于嵌入式系统的方法。分析DDRSDRAM的工作方式,对控制嚣的控制流程进展具体介绍,并给出控制流程图;分析专门4qN-Ahera公司Cyclone系列FPGA来实现存储嚣接口的数据通道的构造。最后,给出控制器在CycloneEPlC6Q240C6中的实现结果。关键词:DDRSDRAMFPGA嵌入式系统很多嵌入式系统,十分是应用于图像处理与高速数据收集等场合的嵌入式系统,都需要高速缓存大量的数据。DDRDoubleD
2、ataRate,双数据速率SDRAM由于其速度快、容量大,而且价格廉价,因此可以很好地知足上述场合对大量数据缓存的需求。但DDRSDRAM的接口不能直接与现今的微处理器和DSP的存储器接口相连,需要在其间插入控制器实现微处理器或者DSP对存储器的控制。随看密度与性能的不断提升,现场可编程门阵列FPGA已被广泛应用于各种嵌入式系统中。而且,如今很多的FPGAs都提供了针对DDRSDRAM的接口特性:其输入输出引脚都与SSTL一II电气特性相兼容,内部提供了DDR触发器、锁相环等硬件资源。使用这些特性,可以更加轻易地设计性能可靠的高速DDRSDRAM存储器控制器。1DDRSDRAM在嵌入式系统中的
3、应用图1是DDRSDRAM在高速信号源系统中的应用实例。在该系统中,由FPGA完成各模块之间的接口控制。FPGA接收从前端传送过来的高速数字信号,并将其存储在DDRSDRAM中;13SP通过FPGA读取DDR中的数据处理后再送回到DDRSDRAM,最后由FPGA负责将数据分两路输出。该系统对存储器的要求是可以高速地存储大量的数据,DDRSDRAM正好能知足这一要求。此时,FPGA是否能对DDRSDRAM进展有效控制就成为影响系统性能的关键。最后的试验结果说明,FPGA是可以胜任这一任务的。2DDRSDRAM的工作方式在DDRSDRAM可以被存取数据之前,需要先对其初始化。该初始化流程是预先定义
4、好的,不正确的操纵将导致无法意料的结果。初始化的经过中将设置DDRSDRAM的普通形式存放器和扩展形式存放器,用来制定DDRSDRAM的工作方式。这些设置包括突发长度、突发类型、CAS埋伏期和工作形式以及扩展形式存放器中的对DDRSDRAM内部DLL的使能与输出驱动才能的设置。形式存放器可以被再编程,这时需要DDRSDRAM的各个区bank处于空闲状态,进而改变存储器的工作形式。假如操纵正确,对形式存放器的再编程不会改变存储器内存储的数据。初始化完成之后,DDRSDRAM便进入正常的工作状态,此时便可对存储器进展读写和刷新。DDRSDRAM在一对差分时钟CLK与CLKn;CLK的上升沿与CLK
5、n的下降沿的交点被以为是CLK的上升沿的控制下工作。命令地址和控制信号在每个时钟CLK的上升沿被触发。随着数据一起传送的还包括一个双向的数据选通讯号,接收方通过该信号来接收数据。DQS作为选通讯号在读周期中由DDRSDRAM来产生,在写周期中由存储器控制器来产生。该选通讯号与数据相关,其作用类似于一个独立的时钟,因此也需要知足相应的时序要求。读周期中,DQS与数据是边沿对齐的;写周期中,DQS与数据是中心对齐的。存储器输入的数据在DQS的两个沿都触发输出的数据也是以DQS的两个沿作为参考,同时还要以时钟CLK的两个沿作为参考。因此,由于接口在时钟的两个沿的触发下工作,其数据宽度n是存储器数据宽
6、度2n的一半。图2描绘了DDRSDRAM的工作方式。对DDRSDRAM的读和写操纵是基于突发的:从一个选定的地址单元开场,连续存取设置好长度的地址单元。该长度就是所谓的突发长度。DDRSDRAM提供的可编程的读或者写的突发长度为2,4或者8。数据的存取以一个激活命令ACTlVEcommand,RAS_nlow开场,接着便是读CAS_nlow或者写CAS_nlowandWE_nlow命令。与激活命令一起被触发的地址位用来选择将要存取的区bank和页或者行与读或者写命令一起触发的地址位用来选择突发存取的起始列单元。使用控制器读取DDRSDRAM的仿真波形示意图如图2所示。读命令被触发后,数据将在1
7、53个时钟周期之后出如今数据总线上。这个延迟就是所谓的CAS埋伏期CASlatency,即从DRAM内核读出数据到数据出如今数据总线上所需要的时间。CAS埋伏期的大小与SDRAM的速度和存储器的时钟频率有关。当要存取一个不同行的地址单元时,需要通过一个预充电PRECHARGE操纵关闭当前行。自动刷新AUTO-REFRESH命令用来周期性地刷新DDRSDRAM,以保持其内部的数据不丧失。3DDRSDRAM控制器的设计DDRSDRAM控制器的功能就是初始化DDRSDRAM;将DDRSDRAM复杂的读写时序转化为用户方简单的读写时序,以及将DDRSDRAM接口的双时钟沿数据转换为用户方的单时钟沿数据
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- DDR SDRAM在嵌入式系统中的应用 SDRAM 嵌入式 系统 中的 应用
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内