半导体工艺基础第九章续表面钝化.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《半导体工艺基础第九章续表面钝化.ppt》由会员分享,可在线阅读,更多相关《半导体工艺基础第九章续表面钝化.ppt(35页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、现在学习的是第1页,共35页9.1 概述概述一、钝化膜及介质膜的重要性和作用一、钝化膜及介质膜的重要性和作用 1、改善半导体器件和集成电路参数、改善半导体器件和集成电路参数 2、增强器件的稳定性和可靠性、增强器件的稳定性和可靠性 二次钝化可强化器件的密封性,屏蔽外界杂质、离子电荷、水汽等对器二次钝化可强化器件的密封性,屏蔽外界杂质、离子电荷、水汽等对器件的有害影响。件的有害影响。 3、提高器件的封装成品率、提高器件的封装成品率 钝化层为划片、装架、键合等后道工艺处理提供表面的机械保护。钝化层为划片、装架、键合等后道工艺处理提供表面的机械保护。 4、其它作用、其它作用 钝化膜及介质膜还可兼作表面
2、及多层布线的绝缘层。钝化膜及介质膜还可兼作表面及多层布线的绝缘层。 现在学习的是第2页,共35页二、对钝化膜及介质膜性质的一般要求二、对钝化膜及介质膜性质的一般要求 1、电气性能要求、电气性能要求 (1)绝缘性能好。介电强度应大于)绝缘性能好。介电强度应大于5MV/cm; (2)介电常数小。除了作介电常数小。除了作MOS电容等电容介质外,介电常数愈小电容等电容介质外,介电常数愈小,容性负载则愈小。,容性负载则愈小。 (3)能渗透氢。器件制作过程中,硅表面易产生界面态,经)能渗透氢。器件制作过程中,硅表面易产生界面态,经H2 退退火处理可消除。火处理可消除。 (4)离子可控。在做栅介质时,希望能
3、对正电荷或负电荷进行)离子可控。在做栅介质时,希望能对正电荷或负电荷进行有效控制,以便制作耗尽型或增强型器件。有效控制,以便制作耗尽型或增强型器件。 (5)良好的抗辐射。防止或尽量减小辐射后氧化物电荷或表面能)良好的抗辐射。防止或尽量减小辐射后氧化物电荷或表面能态的产生,提高器件的稳定性和抗干扰能力。态的产生,提高器件的稳定性和抗干扰能力。 现在学习的是第3页,共35页 2、对材料物理性质的要求、对材料物理性质的要求 (1)低的内应力。高的张应力会使薄膜产生裂纹,高的压应力)低的内应力。高的张应力会使薄膜产生裂纹,高的压应力使硅衬底翘曲变形。使硅衬底翘曲变形。 (2)高度的结构完整性。针孔缺陷
4、或小丘生长会有造成漏电、短路、)高度的结构完整性。针孔缺陷或小丘生长会有造成漏电、短路、断路、给光刻造成困难等技术问题。断路、给光刻造成困难等技术问题。 (3)良好的粘附性。对)良好的粘附性。对Si、金属等均有良好的粘附性。金属等均有良好的粘附性。 3、对材料工艺化学性质的要求、对材料工艺化学性质的要求 (1)有良好的淀积性质,有均匀的膜厚和台阶覆盖性能,适于批量生)有良好的淀积性质,有均匀的膜厚和台阶覆盖性能,适于批量生产。产。 (2)便于图形制作。能与光刻,特别是细线条光刻相容;应有良好)便于图形制作。能与光刻,特别是细线条光刻相容;应有良好的腐蚀特性,包括能进行各向异性腐蚀,与衬底有良好
5、的选择性。的腐蚀特性,包括能进行各向异性腐蚀,与衬底有良好的选择性。 (3)可靠性好。包括可控的化学组分,高的纯度,良好的抗湿性)可靠性好。包括可控的化学组分,高的纯度,良好的抗湿性,不对金属产生腐蚀等。,不对金属产生腐蚀等。 现在学习的是第4页,共35页三、钝化膜及介质膜的种类三、钝化膜及介质膜的种类 钝化膜及介质膜可分为无机玻璃及有机高分子两大类。钝化膜及介质膜可分为无机玻璃及有机高分子两大类。无无机机玻玻璃璃氧化物氧化物SiO2 , Al2O3 , TiO2 , ZrO2 , Fe2O3 , SixOy (SIPOS)硅酸盐硅酸盐PSG , BSG , BPSG氮化物氮化物Si3N4 ,
6、 SixNyH , BN , AlN , GaN氢化物氢化物a-Si:H有机有机高分高分子子合成树脂合成树脂聚酰亚胺类,聚硅氧烷类聚酰亚胺类,聚硅氧烷类合成橡胶合成橡胶硅酮橡胶硅酮橡胶现在学习的是第5页,共35页9.2 Si-SiO2系统系统一、一、SiO2膜在半导体器件中的主要用途膜在半导体器件中的主要用途 1、SiO2膜用作选择扩散掩膜膜用作选择扩散掩膜 利用利用SiO2对磷、硼、砷等杂质较强的掩蔽能力,通过在硅上的二氧对磷、硼、砷等杂质较强的掩蔽能力,通过在硅上的二氧化硅层窗口区向硅中扩散杂质,可形成化硅层窗口区向硅中扩散杂质,可形成PN结。结。 2、SiO2膜用作器件表面保护层和钝化层
7、膜用作器件表面保护层和钝化层 (1)热生长)热生长SiO2电阻率在电阻率在1015 .cm以上,介电强度不低于以上,介电强度不低于5 106 V/cm,具有良好的绝缘性能,作表面一次钝化;具有良好的绝缘性能,作表面一次钝化; (2)芯片金属布线完成后,用)芯片金属布线完成后,用CVD-SiO2作器件的二次钝化,其工作器件的二次钝化,其工艺温度不能超过布线金属与硅的合金温度。艺温度不能超过布线金属与硅的合金温度。 3、作器件中的绝缘介质(隔离、绝缘栅、多层布线绝缘、电容介、作器件中的绝缘介质(隔离、绝缘栅、多层布线绝缘、电容介质等)质等) 4、离子注入中用作掩蔽层及缓冲介质层、离子注入中用作掩蔽
8、层及缓冲介质层 现在学习的是第6页,共35页二、二、Si-SiO2 系统中的电荷系统中的电荷 1、可动离子电荷、可动离子电荷Qm 常规生长的热氧化常规生长的热氧化SiO2中一般存在着中一般存在着10121014cm-2的可动正离子,由的可动正离子,由碱金属离子及氢离子所引起,其中以碱金属离子及氢离子所引起,其中以Na+的影响最大。的影响最大。Na+来源丰富且来源丰富且SiO2几乎不防几乎不防Na+,Na+在在SiO2的扩散系数和迁移率都很大。在氧化膜生长的扩散系数和迁移率都很大。在氧化膜生长过程中,过程中,Na+倾向于在倾向于在SiO2表面附近积累,在一定温度和偏压下,可在表面附近积累,在一定
9、温度和偏压下,可在SiO2层中移动,对器件的稳定性影响较大。层中移动,对器件的稳定性影响较大。 现在学习的是第7页,共35页 (1)来源:任何工艺中(氧化的石英炉管、蒸发电极等)或材)来源:任何工艺中(氧化的石英炉管、蒸发电极等)或材料、试剂和气氛均可引入可动离子的沾污。料、试剂和气氛均可引入可动离子的沾污。 (2)影响:可动正离子使硅表面趋于)影响:可动正离子使硅表面趋于N型,导致型,导致MOS器件的阈器件的阈值电压不稳定;导致值电压不稳定;导致NPN晶体管漏电流增大,电流放大系数减小。晶体管漏电流增大,电流放大系数减小。 (3)控制可动电荷的方法)控制可动电荷的方法 (a)采用高洁净的工艺
10、,采用高纯去离子水,采用高洁净的工艺,采用高纯去离子水,MOS级的试剂,超级的试剂,超纯气体,高纯石英系统和器皿,钽丝蒸发和自动化操作等。纯气体,高纯石英系统和器皿,钽丝蒸发和自动化操作等。 (b)磷处理,形成磷处理,形成PSG-SiO2以吸除、钝化以吸除、钝化SiO2中的中的Na+。 (c)采用掺氯氧化,以减小采用掺氯氧化,以减小Na+ 沾污,并可起钝化沾污,并可起钝化Na+ 的作用。的作用。 现在学习的是第8页,共35页 2、Si-SiO2 界面陷阱电荷界面陷阱电荷Qit(界面态)界面态) 指存在于指存在于Si-SiO2界面,能带处于硅禁带中,可以与价带或导带交界面,能带处于硅禁带中,可以
11、与价带或导带交换电荷的那些陷阱能级或能量状态。靠近禁带中心的界面态可作为复换电荷的那些陷阱能级或能量状态。靠近禁带中心的界面态可作为复合中心或产生中心,靠近价带或导带的可作为陷阱。界面陷阱电荷可合中心或产生中心,靠近价带或导带的可作为陷阱。界面陷阱电荷可以带正电或负电,也可以呈中性。以带正电或负电,也可以呈中性。 现在学习的是第9页,共35页 (1)来源:由氧化过程中的)来源:由氧化过程中的Si/SiO2界面处的结构缺陷(如图中的悬界面处的结构缺陷(如图中的悬挂键、三价键)、界面附近氧化层中荷电离子的库仑势、挂键、三价键)、界面附近氧化层中荷电离子的库仑势、Si/SiO2界面界面附近半导体中的
12、杂质(如附近半导体中的杂质(如Cu、Fe等)。等)。 (2)影响:界面陷阱电荷影响)影响:界面陷阱电荷影响MOS器件的阈值电压、减小器件的阈值电压、减小MOS器器件沟道的载流子迁移率,影响件沟道的载流子迁移率,影响MOS器件的跨导;增大双极晶体管的器件的跨导;增大双极晶体管的结噪声和漏电,影响击穿特性。结噪声和漏电,影响击穿特性。 (3)控制界面陷阱电荷的方法)控制界面陷阱电荷的方法 (a)界面陷阱密度与晶向有关:界面陷阱密度与晶向有关:(111)(110)(100),因此,因此MOS集成电路多采用集成电路多采用(100)晶向(有较高的载流子表面迁移率);而双极型集晶向(有较高的载流子表面迁移
13、率);而双极型集成电路多选用成电路多选用(111)晶向。晶向。 (b)低温、惰性气体退火:纯低温、惰性气体退火:纯H2或或N2-H2气体在气体在400500退火处退火处理,可使界面陷阱电荷降低理,可使界面陷阱电荷降低23数量级。原因是氢在退火中与悬挂数量级。原因是氢在退火中与悬挂键结合,从而减少界面态。键结合,从而减少界面态。 (c)采用含氯氧化,可将界面陷阱电荷密度有效控制在采用含氯氧化,可将界面陷阱电荷密度有效控制在 1010/cm2数数量级。量级。 现在学习的是第10页,共35页 3、氧化物固定正电荷、氧化物固定正电荷Qf 固定正电荷存在于固定正电荷存在于SiO2中离中离Si-SiO2界
14、面约界面约20范围内。范围内。 (1)来源:由氧化过程中过剩硅(或氧空位)引起,其密度与)来源:由氧化过程中过剩硅(或氧空位)引起,其密度与氧化温度、氧化气氛、冷却条件和退火处理有关。氧化温度、氧化气氛、冷却条件和退火处理有关。 (2)影响:因)影响:因Qf 是正电荷,将使是正电荷,将使P沟沟MOS器件的阈值增加,器件的阈值增加,N道道MOS器件的阈值降低;减小沟道载流子迁移率,影响器件的阈值降低;减小沟道载流子迁移率,影响MOS器件的跨器件的跨导;增大双极晶体管的噪声和漏电,影响击穿特性。导;增大双极晶体管的噪声和漏电,影响击穿特性。 (3)控制氧化物固定正电荷的方法)控制氧化物固定正电荷的
15、方法 (a)氧化物固定正电荷与晶向有关:氧化物固定正电荷与晶向有关:(111)(110)(100),因此,因此MOS集成电路多采用集成电路多采用(100)晶向。晶向。 (b)氧化温度愈高,氧扩散愈快,氧空位愈少;氧化速率愈大氧化温度愈高,氧扩散愈快,氧空位愈少;氧化速率愈大时,氧空位愈多,固定电荷面密度愈大。采用高温干氧氧化有助于时,氧空位愈多,固定电荷面密度愈大。采用高温干氧氧化有助于降低降低Qf 。 (c)采用含氯氧化可降低采用含氯氧化可降低Qf 。 现在学习的是第11页,共35页 4、氧化物陷阱电荷、氧化物陷阱电荷Qot 氧化物中被陷住的电子或空穴。氧化物中被陷住的电子或空穴。 (1)来
16、源:电离辐射(电子束蒸发、离子注入、溅射等工艺引起)、热)来源:电离辐射(电子束蒸发、离子注入、溅射等工艺引起)、热电子注入或雪崩注入。电子注入或雪崩注入。 (2)影响:对)影响:对MOS器件的跨导和沟道电导产生较大的影响,使阈值器件的跨导和沟道电导产生较大的影响,使阈值电压向负方向移动。电压向负方向移动。 (3)控制氧化物陷阱电荷的方法)控制氧化物陷阱电荷的方法 (a)选择适当的氧化工艺条件以改善选择适当的氧化工艺条件以改善SiO2结构,使结构,使Si-O-Si键不易键不易被打破。常用被打破。常用1000干氧氧化。干氧氧化。 (b)制备非常纯的制备非常纯的SiO2 ,以消除杂质陷阱中心。以消
17、除杂质陷阱中心。 (c)在惰性气体中进行低温退火(在惰性气体中进行低温退火(300以上)可以减小电离辐以上)可以减小电离辐射陷阱。射陷阱。 (d)采用对辐照不灵敏的钝化层(如采用对辐照不灵敏的钝化层(如Al2O3、Si3N4等)。等)。 现在学习的是第12页,共35页三、三、Si-SiO2系统中的电荷对器件性能的影响系统中的电荷对器件性能的影响 在在Si-SiO2系统中的正电荷以及系统中的正电荷以及Si热氧化过程中杂质再分布现象(热氧化过程中杂质再分布现象(Si表面磷多或硼少)均导致表面磷多或硼少)均导致Si表面存在着表面存在着N型化的趋势。型化的趋势。 Si-SiO2系统中的正电荷将引起半导
18、体表面的能带弯曲,在系统中的正电荷将引起半导体表面的能带弯曲,在P型半导体型半导体表面形成耗尽层或反型层表面形成耗尽层或反型层,在在N型半导体表面形成积累层,而且界面态型半导体表面形成积累层,而且界面态还是载流子的产生还是载流子的产生-复合中心。这些电荷严重影响器件的性能,包括复合中心。这些电荷严重影响器件的性能,包括MOS器件的阈值电压、跨导、沟道电导;双极器件中的反向漏电流、击器件的阈值电压、跨导、沟道电导;双极器件中的反向漏电流、击穿电压、电流放大系数穿电压、电流放大系数 、1/f 噪声等特性。噪声等特性。 要消除要消除Si-SiO2系统中的电荷及器件表面沾污对器件的影响,一系统中的电荷
19、及器件表面沾污对器件的影响,一是采用表面多次钝化工艺,二是采用保护环和等位环等措施来减小是采用表面多次钝化工艺,二是采用保护环和等位环等措施来减小其影响。其影响。 现在学习的是第13页,共35页现在学习的是第14页,共35页现在学习的是第15页,共35页晶体管的保护环和等位环晶体管的保护环和等位环 现在学习的是第16页,共35页式中,式中, 是单位面积的氧化是单位面积的氧化层电容,层电容,d是氧化层厚度,是氧化层厚度,Cox与栅压与栅压V无关。无关。CD 是单位面积的半导体势是单位面积的半导体势垒电容。对于确定的衬底掺杂浓度垒电容。对于确定的衬底掺杂浓度和氧化层厚度,和氧化层厚度,CD 是表面
20、势是表面势 s(也也是栅压是栅压V)的函数。因此总电容的函数。因此总电容C也也是是 s 的函数。的函数。 DoxCCC111dCoxox0四、四、Si-SiO2结构性质的测试分析结构性质的测试分析 1、MOS C-V特性与特性与Si-SiO2结构性质的关系结构性质的关系 理想理想MOS结构假定:结构假定:1)SiO2中不存在电荷与界面陷阱;中不存在电荷与界面陷阱; 2)金)金属半导体功函数差为零。这种属半导体功函数差为零。这种MOS电容为氧化层电容电容为氧化层电容Cox 和半导体势和半导体势垒电容垒电容CD 的串联。单位面积的的串联。单位面积的MOS电容电容C为:为:现在学习的是第17页,共3
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 工艺 基础 第九 表面 钝化
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内