第8章 处理器核心电路设计和底层软件移植精选PPT.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第8章 处理器核心电路设计和底层软件移植精选PPT.ppt》由会员分享,可在线阅读,更多相关《第8章 处理器核心电路设计和底层软件移植精选PPT.ppt(78页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第8章 处理器核心电路设计和底层软件移植第1页,本讲稿共78页8.1 最小硬件系统设计 嵌入式系统的具体硬件设计会随着设计嵌入式系统的具体硬件设计会随着设计应用系统的不同而有所差别。一般情况下,应用系统的不同而有所差别。一般情况下,用户可以根据自己的要求,选用合适的微处用户可以根据自己的要求,选用合适的微处理器类型,根据相应的接口电路,搭配不同理器类型,根据相应的接口电路,搭配不同类型的外设,构成不同用途、不同规模的应类型的外设,构成不同用途、不同规模的应用系统。下面以用系统。下面以PXA255PXA255处理器为例,说明由处理器为例,说明由处理器与处理器与FlashFlash和和SDRAMS
2、DRAM等外围电路构成的最等外围电路构成的最小硬件系统的设计原理。此最小硬件系统中小硬件系统的设计原理。此最小硬件系统中的各个器件的连接关系参见图的各个器件的连接关系参见图8-18-1。此外,。此外,为了便于开发调试,也可以增加网卡和串口为了便于开发调试,也可以增加网卡和串口部分的电路。部分的电路。第2页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件3图8-1 最小系统原理框图第3页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件4 PXA2XX系列处理器的存储器接口支持各种存储器芯片,包括SDRAM、F1ash、SMROM、ROM、SRAM及
3、与SRAM类似的可变延迟I0等。下面以PXA255处理器为例,说明嵌入式系统中最常用的SDRAM和Flash存储器与处理器的接口设计。如图8-2所示,PXA255处理器的存储器接口将其支持的存储器类型分为动态存储器和静态存储器两类。其中动态存储器分为4个块,静态存储器分为6个块。每块都有64MB的寻址空间,它的物理地址由片选信号(chip Select)控制。PXA255处理器的数据总线和地址总线通过缓冲区,分别和外部存储器的地址线、数据线相连。8.1.1 系统存储器接口第4页,本讲稿共78页图图8-2 PXA2558-2 PXA255存储器控制接口框图存储器控制接口框图第5页,本讲稿共78页
4、嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件6 MD31:0 MD31:0是是PXA255PXA255的数据总线的数据总线;nS-DCSx nS-DCSx是是PXA255PXA255的动态存储器片选信号的动态存储器片选信号;nCSx nCSx是是PXA255PXA255的静态存储器片选信号。的静态存储器片选信号。第6页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件7 PXA2XXPXA2XX处理器往往使用大容量的片外存储器作为程处理器往往使用大容量的片外存储器作为程序或数据存储器,例如采用外部序或数据存储器,例如采用外部FlashFlash和和SDRAMS
5、DRAM存储器。存储器。外部存储器有外部存储器有1616位宽度的,也有位宽度的,也有3232位宽度的,而位宽度的,而PXA2XXPXA2XX的总线宽度是的总线宽度是3232位的,所以对于位的,所以对于1616位的外部存储器,必位的外部存储器,必须进行须进行“位扩展位扩展”,即通过并联两块,即通过并联两块1616位的外部存储器位的外部存储器构成一个构成一个3232位的存储系统。本书的开发板使用的位的存储系统。本书的开发板使用的FlashFlash存存储器和储器和SDRAMSDRAM存储器;采用这种存储器;采用这种“位扩展位扩展”的方法,使得的方法,使得系统数据总线工作在系统数据总线工作在3232
6、位的模式下。位的模式下。下面就以异步静态存储器下面就以异步静态存储器(Flash)(Flash)和同步动态存储器和同步动态存储器(SDRAM)(SDRAM)为例,说明为例,说明PXA2XXPXA2XX系统的存储器扩展原理。系统的存储器扩展原理。第7页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件81异步静态存储器接口设计原理 如图8-3所示,采用两片Intel的E28F128J3A-150 Flash芯片,构成了32 MB的F1ash存储器。这里的Flash芯片是16位的,故采用两块并联的方法为处理器提供32位的数据总线支持。第8页,本讲稿共78页图8-3 Flash
7、电路原理框图第9页,本讲稿共78页 由于处理器从由于处理器从FlashFlash读出的数据是读出的数据是3232位的,位的,所以在对其寻址时,所以在对其寻址时,地址以地址以4 4字节为单位递增字节为单位递增,并且一次性从数据总线上得到并且一次性从数据总线上得到4 4字节的数据。字节的数据。例如,对例如,对Ox00000000Ox00000000进行寻址,将从数据总进行寻址,将从数据总线上获得线上获得x00000000 x000000000 x000000030 x00000003总共总共4 4字节字节的数据。因此,的数据。因此,PXA255PXA255的地址线上的的地址线上的SA-A0SA-A
8、0和和SA-A1SA-A1不与芯片连接。不与芯片连接。对于这样的对于这样的FlashFlash外围外围电路,对电路,对FLASHFLASH的的0 x000000010 x00000001;(Ox00000002(Ox00000002、0 x00000003)0 x00000003)进行寻址,也能获得对地址进行寻址,也能获得对地址0 x000000000 x00000000进行寻址相同的效果。进行寻址相同的效果。第10页,本讲稿共78页 对于每片芯片来说,数据的输出是以对于每片芯片来说,数据的输出是以1616位位为单位,即为单位,即2 2字节。所以每片芯片地址按字对字节。所以每片芯片地址按字对齐
9、,地址线的齐,地址线的A0A0引脚应连接到地。引脚应连接到地。处理器启动时,从处理器启动时,从Ox00000000Ox00000000地址开始执地址开始执行代码。为了从行代码。为了从FlashFlash引导系统,它必须接到引导系统,它必须接到静态存储器的块静态存储器的块0(Bank0)0(Bank0),所以它使用处理器,所以它使用处理器的的nCS0nCS0作为片选信号。作为片选信号。F1ashF1ash的其他控制脚由的其他控制脚由处理器内部集成的处理器内部集成的Static MemoryStatic Memory控制器进行控制器进行控制。控制。第11页,本讲稿共78页嵌入式系统课件嵌入式系统课
10、件嵌入式系统课件嵌入式系统课件122SDRAM存储器接口设计原理 下面采用两片Samsung的K4S281632C,构成了64MB的SDRAM存储器。如图8-4所示,由于SDRAM数据宽度为16位,采用两片并联的方法与PXA255处理器连接,提供32位的支持。第12页,本讲稿共78页图图8-4 SDRAM 8-4 SDRAM 电路原理框图电路原理框图第13页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件14 K4S281632C K4S281632C是是4M164M16位位4Bank4Bank的的SDRAMSDRAM存储器,总存储器,总共有共有32MB32MB的存储空
11、间。处理器地址线的的存储空间。处理器地址线的SA-A22SA-A22和和SA-A23SA-A23引脚连接到引脚连接到SDRAMSDRAM芯片的芯片的BA1:0BA1:0引脚,决定引脚,决定4 4个片内个片内BankBank的选择;处理器地址线的的选择;处理器地址线的SA-A10SA-A10SA-A21SA-A21和和SA-A24SA-A24则分别连接到则分别连接到SDRAMSDRAM的的A0A0A11A11、A12A12引脚。引脚。SDRAM SDRAM连接到处理器动态存储器的第连接到处理器动态存储器的第0 0块,故选用块,故选用处理器的处理器的nSDCS0nSDCS0作为片选信号。作为片选信
12、号。SDRAMSDRAM的其余引脚则的其余引脚则由处理器内部集成的由处理器内部集成的Dynamic MemoryDynamic Memory控制器进行控制。控制器进行控制。第14页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件158.1.2 8.1.2 串口电路原理串口电路原理 串行通信只有两条信号线,所以电路比较简单。串行通信只有两条信号线,所以电路比较简单。PXA255PXA255处理器有处理器有3 3个个UARTUART接口,此处选用全功能接口,此处选用全功能UART(FFUART)UART(FFUART)作为最小系统的调试串口。作为最小系统的调试串口。FFUA
13、RT FFUART须使用须使用GP34GP34和和GP39GP39引脚的第二功能。它引脚的第二功能。它的连接电路很简单,只要通过一个的连接电路很简单,只要通过一个RS232RS232的收发器,的收发器,完成完成TTLTTLCMOSCMOS电平到电平到RS232RS232电平的转换即可电平的转换即可(图图885)5)。第15页,本讲稿共78页图图8-5 8-5 串口电路原理串口电路原理FF_TXD/GP39PXA255FF_RXD/GP34RS232Transceiver1 12 23 34 45 5第16页,本讲稿共78页8.2 最小硬件系统的配置8.2.1 处理器的配置 系统上电之后,软件引
14、导代码首先要根据硬件设计初始化PXA255处理器。所以,对处理器的配置是否正确直接决定系统软件能否正常工作。对PXA255处理器的配置将使用到三个非常重要寄存器,分别是CCCR、CKEN和ICMR寄存器。它们的定义和作用如表4-1所列。第17页,本讲稿共78页表表8-1 CCCR8-1 CCCR、CKENCKEN和和ICMRICMR的定义和作用的定义和作用寄存器名称寄存器名称 定定 义义 作作 用用 CCR CCR核心时钟配核心时钟配置寄存器置寄存器控制着内存、控制着内存、RunRun模式和模式和TurboTurbo模式的时钟频率模式的时钟频率 CKEN CKEN外设时钟使外设时钟使能寄存器能
15、寄存器节电节电 ICMR ICMR中断使能寄中断使能寄存器存器屏蔽中断屏蔽中断第18页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件19 CCCR(Core Clock Configuration Register)寄存器控制着内存、LCD、DMA控制器所使用的时钟。这些时钟都是由处理器的3.6864MHz钟振倍频上去的,控制倍频比例的参数有三个,见表4-2。1.CCCR寄存器表8-2 CCCR控制倍频比例的参数 名名 称称 使用方法使用方法 取值空间取值空间L:L:内存内存频率因子频率因子内存时钟内存时钟频率频率=3 3.6864MHz6864MHz*L*L2727
16、、3232、3636、4040或或4545M:M:运行模式因子运行模式因子运行模式频率运行模式频率=内存时钟内存时钟频率频率*M*M1 1、2 2 或或4 4N:TurboN:Turbo模式因子模式因子TurboTurbo模式频率模式频率=运行模式频率运行模式频率*N*N1.01.0、1.5 1.5、2.02.0或或3.03.0第19页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件20 本书使用的开发板是1.3V电源供电,系统时钟全部由CPU提供,最快可以达到100MHz的内存时钟,400MHz的运行时钟和400MHz的Turbo模式时钟。L=27,M=4,N=1 R
17、eserved CCCR31:10=0 N=1 CCCR9:7 =010(未用)M=4 CCCR6:5 =11 L=27 CCCR4:0 =00001 最终的CCCR寄存器的值应当配置为0 x00000161注:CCCR中N、M、L的位定义对应其取值序号第20页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件21 CKEN(Clock Enable Register)寄存器是一个控制外部设备时钟使能的寄存器。它对嵌入式系统的电量消耗有着决定性的作用;对于那些没有用到的外设,应当关闭其时钟供应。CKEN的O16位控制着13种外设的时钟使能(其中有4位保留)。它们的对应关系
18、如下:2.CKEN寄存器第21页,本讲稿共78页LCDLCD设备设备 CKEN16=1 CKEN16=1FICPFICP设备设备 CKENl5=1 CKENl5=1I I2 2C C设备设备 CKEN14=1 CKEN14=1 MMCMMC设备设备 CKEN12=1 CKEN12=1USBUSB设备设备 CKEN1l=1 CKEN1l=1NSSPNSSP设备设备 CKEN10=1 CKEN10=1I I2 2s s设备设备 CKEN8=1 CKEN8=1BTUARTBTUART、FFUIARTFFUIART、STUARTSTUART、HWUART CKEN7:5=111HWUART CKEN7
19、:5=111SSPSSP设备设备 CKEN4=1 CKEN4=1AC97AC97、SSPSSP设备设备 CKEN3:2=11 CKEN3:2=11其余其余=0=0 实际上,最小硬件系统只需要调试串口,故只需要为FFUART提供时钟。CKEN只需要被设置成0 x00000040。实际使用中应根据具体需要,开启某种外设的时钟。第22页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件23 ICMR(Interrupt Controller Mask Register)寄存器是中断使能寄存器。1代表使能,0代表屏蔽。一般来说,PXA255处理器在Bootloader启动阶段必须
20、屏蔽所有中断,所以ICMR寄器应当设置为0 x00000000。3.ICMR寄存器第23页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件24 搭建嵌入式系统时,存储器的配置是最重要的,也是最基础的。上电之后,PXA255处理器就开始从物理的0 x00000000读第一条指令,这第一条指令就是存储在Flash里的。如果Flash没有配置正确,CPU将取不到正确的指令。同样,Bootloader启动时一般会将自身复制到SDRAM,然后在SDRAM里运行。因此,只有SDRAM配置正确,Bootloader的启动流程才能顺利执行。Flash和SDRAM的配置同属于存储器配置,
21、考虑的对象和涉及的寄存器比较相近。存储器的配置涉及两个比较重要的寄存器,见表4-38.2.2 FlashSDRAM的配置第24页,本讲稿共78页表表8-3 8-3 与存储器配置相关的寄存器与存储器配置相关的寄存器寄存器名称寄存器名称 定定 义义 作用作用MSCxMSCx异步静态存储配置异步静态存储配置寄存器寄存器向向CPUCPU传递存储传递存储器操作的参数器操作的参数MDCNFGMDCNFG同步动态随机存储同步动态随机存储器的交互寄存器器的交互寄存器向向CPUCPU传递传递SDRAMSDRAM的参数的参数第25页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件26 MS
22、Cx(Asynchronous Static Memory Control Registers)寄存器是存储器控制功能中极其重要的寄存器,它记录了存储器的性质、位宽和操作的实际参数。MSCx一般用来控制外部静态的存储器,在本书所用的开发板上,它用于控制Flash和网卡。MSCx寄存器总共有三个,它们分别是MSCO、MSCl和MSC2。每个寄存器最多可以控制两个外部静态存储器块,这三个寄存器总共可以控制多达6个外部静态存储器块nCS0:1、nCS2:3、nCS4:5。只有MSCx寄存器配置正确,其对应的片选信号才可以使能相应的静态存储器访问。MSCx十分重要,因为它记录了有关于存储器的几个重要参
23、数,见P197表8-4所列。1MSCx寄存器第26页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件27 Flash连接到nCS0,如P198图8-6所示,网卡采用nCSl(即SA一(2SI#)片选信号。可以使用P198表8-5的配置清单设置MCS0,以正确访问Flash存储器和网卡的I0地址空间。第27页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件28 MDCNFG(SDRAM MDCNFG Register)寄存器控制PXA255处理器的同步动态随机存储器的操作参数,如果这些配置不正确,SDRAM将不能被初始化,软件启动将无法完成。MDC
24、NFG有很多配置项,主要如P199表8-6中所列。2.MDCNFG寄存器第28页,本讲稿共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件29 PXA255处理器有84个通用(General-Purpose)IO口。每一个GPIO引脚既可以当做普通的IO用,也可以把它们配置成具有第二功能的引脚。GPIO的配置与PXA255处理器所接的外部设备有关。例如,本书所用的开发板的串口和网卡用到一些相关的GPIO寄存器,因此,在系统启动时应对它们进行正确配置。GPIO的配置主要由几个寄存器完成,见表-。4.2.3 GPIO和串口的配置第29页,本讲稿共78页表-完成GPIO配置的相关寄存器
25、寄存器名称寄存器名称 定定 义义 配置方法配置方法GPDRGPDR方向寄存器方向寄存器只有两个引脚配置输出只有两个引脚配置输出GPLRGPLR引脚状态寄存器引脚状态寄存器只读只读,配置成配置成0 x0000 00000 x0000 0000GPCRGPCR输出输出0 00 x0000 00000 x0000 0000GPSRGPSR输出输出1 10 x0000 00000 x0000 0000GRERGRER探测上升沿使得能够探测上升沿使得能够0 x0000 00000 x0000 0000GFERGFER探测下降沿使得能够探测下降沿使得能够0 x0000 00000 x0000 0000GE
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第8章 处理器核心电路设计和底层软件移植精选PPT 处理器 核心 电路设计 底层 软件 移植 精选 PPT
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内