《计算机组成原理》唐朔飞--重点、难点.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《《计算机组成原理》唐朔飞--重点、难点.ppt》由会员分享,可在线阅读,更多相关《《计算机组成原理》唐朔飞--重点、难点.ppt(117页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、计算机组成原理唐朔计算机组成原理唐朔飞飞-重点、难点重点、难点计计算算机机组组成成原原理理唐朔飞唐朔飞第版第版高高 等等 教教 育育 出出 版版 社社高高等等教教育育电电子子音音像像出出版版社社课堂教学环节课堂教学环节52计算机组成原理课程计算机组成原理课程实践环节实践环节1668 学时学时实验实验计算机设计与实践计算机设计与实践78 学时学时(18/60)使读者对计算机总体结构有一概括的了解,使读者对计算机总体结构有一概括的了解,初步建立整机概念,并引导学生以宏观思想为指初步建立整机概念,并引导学生以宏观思想为指导,微观物质为基础的辩证唯物主义观点来认识导,微观物质为基础的辩证唯物主义观点来
2、认识计算机。计算机。第第1章章 计算机系统概论计算机系统概论第第篇篇 概论概论第第章章 计算机系统概论计算机系统概论计算机计算机第篇第篇计算机系统的硬件结构计算机系统的硬件结构计算机计算机I/O系统总线系统总线存储器存储器CPU第章第章 计算机系统概论计算机系统概论 CPU内部互连内部互连ALUCU寄存器寄存器中央处理器中央处理器第第篇篇 CPU计算机计算机I/O系统总线系统总线存储器存储器CPU第章第章 计算机系统概论计算机系统概论 CPU内部互连内部互连ALUCU寄存器寄存器中央处理器中央处理器寄存器寄存器和解码器和解码器控制单元控制单元排队排队逻辑逻辑控制控制存储器存储器第篇第篇 CU计
3、算机计算机I/O系统总线系统总线存储器存储器CPU第章第章 计算机系统概论计算机系统概论基本概念基本概念1.计算机系统及计算机系统的层次结构计算机系统及计算机系统的层次结构2.硬件、计算机、主机、硬件、计算机、主机、CPU、主存、主存、辅存、外部设备辅存、外部设备3.软件、系统软件、应用软件软件、系统软件、应用软件4.高级语言、汇编语言、机器语言高级语言、汇编语言、机器语言第第章章 计算机系统概论计算机系统概论7.机器字长、指令字长、存储字长机器字长、指令字长、存储字长8.计算机硬件技术指标计算机硬件技术指标6.存储单元、存储元件、存储基元、存储字、存储单元、存储元件、存储基元、存储字、存储字
4、长、存储容量存储字长、存储容量5.计算机组成和计算机体系结构计算机组成和计算机体系结构第章第章 计算机系统概论计算机系统概论基本概念基本概念123567984CU控制控制单元单元主存储器主存储器MDRMAR存储体存储体CPUPC控制器控制器IR运算器运算器MQACCALUXI/O重点重点:主机框图:主机框图主机完成一条指令的信息流程主机完成一条指令的信息流程取指令取指令分析指令分析指令执行指令执行指令取指阶段取指阶段执行阶段执行阶段 访存访存访存访存完成一条指令完成一条指令难点难点如何区分存放在存储器中的指令和数据如何区分存放在存储器中的指令和数据取指阶段取出的是取指阶段取出的是 指令指令执行
5、阶段取出的是执行阶段取出的是 数据数据第章第章 计算机系统概论计算机系统概论重点重点2.如何克服总线的瓶颈如何克服总线的瓶颈3.如何对总线进行管理,包括判优控制和如何对总线进行管理,包括判优控制和 通信控制通信控制第第章章 系统总线系统总线1.有关总线的基本概念有关总线的基本概念什么是总线总线上信息传输的特点什么是总线总线上信息传输的特点总线宽度总线带宽总线复用总线传输周期总线宽度总线带宽总线复用总线传输周期(1)集中式判优控制方式一集中式判优控制方式一 链式查询链式查询总总线线控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG数据线数据线地址线地址线BS -总线忙总
6、线忙BR-总线请求总线请求BG-总线同意总线同意 0BS -总线忙总线忙BR-总线请求总线请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0BSBRI/O接口接口1I/O接口接口n设备地址设备地址(2)集中式判优控制方式二)集中式判优控制方式二 计数器定时查询计数器定时查询I/O接口接口1 计数器计数器设备地址设备地址 1排队器排队器排队器排队器(3)集中式判优控制方式三)集中式判优控制方式三 独立请求独立请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-总线同意总线同意BR-总线请求
7、总线请求同步通信同步通信 采用公共时钟(结合波形)采用公共时钟(结合波形)难点:难点:异步通信异步通信 应答方式(不互锁、半互锁、全互锁)应答方式(不互锁、半互锁、全互锁)第章第章 系统总线系统总线总线的通信控制总线的通信控制不互锁不互锁半互锁半互锁全互锁全互锁异步通信异步通信主设备主设备从设备从设备请请求求回回答答单机单机多机多机网络通信网络通信同步通信同步通信 采用公共时钟(结合波形)采用公共时钟(结合波形)难点:难点:异步通信异步通信 应答方式(不互锁、半互锁、全互锁)应答方式(不互锁、半互锁、全互锁)半同步通信半同步通信 采用公共时钟插入等待周期采用公共时钟插入等待周期第章第章 系统总
8、线系统总线总线的通信控制总线的通信控制 读读 命令命令WAIT 地址地址 数据数据 时钟时钟总线传输周期总线传输周期T1T2TWTWT3T4半同步通信(半同步通信(同步同步、异步异步 结合)结合)同步通信同步通信 采用公共时钟(结合波形)采用公共时钟(结合波形)难点:难点:异步通信异步通信 应答方式(不互锁、半互锁、全互锁)应答方式(不互锁、半互锁、全互锁)半同步通信半同步通信 采用公共时钟插入等待周期采用公共时钟插入等待周期分离式通信分离式通信 均为主模块、同步方式均为主模块、同步方式 最充分发挥了总线的有效占用最充分发挥了总线的有效占用第章第章 系统总线系统总线总线的通信控制总线的通信控制
9、1.存储系统的层次结构存储系统的层次结构Cache主存和主存辅存层次的作用主存和主存辅存层次的作用 程序访问的局部性原理与存储系统层次结构程序访问的局部性原理与存储系统层次结构 的关系的关系重点重点第章第章 存储器存储器 缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存CPU主存主存辅存辅存10 ns20 ns200 nsms缓存缓存主存主存辅存辅存主存主存虚拟存储器虚拟存储器虚地址虚地址逻辑地址逻辑地址实地址实地址物理地址物理地址主存储器主存储器(速度)(速度)(容量)(容量)1.存储系统的层次结构存储系统的层次结构Cache主存和主存辅存层次的作用主存和主存辅存层次的作用
10、程序访问的局部性原理与存储系统层次结构程序访问的局部性原理与存储系统层次结构 的关系的关系重点重点2.主存、主存、Cache、磁表面存储器的工作原理、磁表面存储器的工作原理及技术指标及技术指标 第章第章 存储器存储器3.半导体存储芯片的外特性以及与半导体存储芯片的外特性以及与 CPU 的连接的连接 存储器与存储器与 CPU 的连接的连接(1)地址线的连接地址线的连接(2)数据线的连接数据线的连接(3)读读/写线的连接写线的连接(4)片选线的连接片选线的连接(5)合理选用芯片合理选用芯片(6)其他其他 时序、负载时序、负载例例 设设 CPU 有有 16 根地址线根地址线,8 根数据线,根数据线,
11、MREQ 访存控制信号(低电平有效),访存控制信号(低电平有效),WR 读读/写控制信号(高电平为读,低电平为写)写控制信号(高电平为读,低电平为写)RAM:1K4位;位;4K8位;位;8K8 位位 ROM:2K8位;位;4K8位;位;8K8 位位 74LS138 译码器和各种门电路译码器和各种门电路 画出画出 CPU 与存储器的连接图,要求与存储器的连接图,要求 主存地址空间分配:主存地址空间分配:6000H67FFH 为系统程序区;为系统程序区;6800H6BFFH 为用户程序区。为用户程序区。合理选用上述存储芯片,说明各选几片?合理选用上述存储芯片,说明各选几片?详细画出存储芯片的片选逻
12、辑图。详细画出存储芯片的片选逻辑图。解解:(1)写出对应的二进制地址码写出对应的二进制地址码(2)确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片2K8位位(3)分配地址线分配地址线A10 A0 接接 2K 8 位位 ROM 的地址线的地址线A9
13、A0 接接 1K 4 位位 RAM 的地址线的地址线(4)确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8 位位1片片ROM1K4 位位2片片RAM2K8位位 ROM1K4位位 RAM1K4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2A.MREQA14A15A13A12A11A10A9A0.
14、D7D4D3D0WR.(5)CPU 与存储器的连接图与存储器的连接图1.存储系统的层次结构存储系统的层次结构Cache主存和主存辅存层次的作用主存和主存辅存层次的作用 程序访问的局部性原理与存储系统层次结构程序访问的局部性原理与存储系统层次结构 的关系的关系重点重点2.主存、主存、Cache、磁表面存储器的工作原理、磁表面存储器的工作原理及技术指标及技术指标 第章第章 存储器存储器3.半导体存储芯片的外特性以及与半导体存储芯片的外特性以及与 CPU 的连接的连接 4.如何提高访存速度如何提高访存速度1.对于一定容量的存储器,按字节或字访问对于一定容量的存储器,按字节或字访问 的寻址范围是不同的
15、的寻址范围是不同的难点难点第章第章 存储器存储器 如如 16 MB(227位)位)的存储器的存储器按按 字节字节 寻址寻址按按 字(字(16位)位)寻址寻址按按 字字(32位)位)寻址寻址224=16 M223 =8 M222 =4 M寻址范围寻址范围容量容量224 =227位位 223 =227位位 222 =227位位 字节字节 寻址寻址字(字(16位)位)寻址寻址字字(32位)位)寻址寻址24 位位23 位位22 位位字节地址字节地址字节地址字节地址23 24 251.对于一定容量的存储器,按字节或字访问对于一定容量的存储器,按字节或字访问 的寻址范围是不同的的寻址范围是不同的难点难点第
16、章第章 存储器存储器2.多体并行结构存储器顺序编址和交叉编址多体并行结构存储器顺序编址和交叉编址 对访存速度的影响对访存速度的影响 多体并行系统多体并行系统(1)高位交叉高位交叉 M0M1M2M3体内地址体内地址体号体号体号体号地址地址00 000000 000100 111101 000001 000101 111110 000010 000110 111111 000011 000111 1111顺序编址顺序编址 各个体并行工作各个体并行工作M0地址地址01n1M1nn+12n1M22n2n+13n1M33n3n+14n1地址译码地址译码体内地址体内地址体号体号体号体号(1)高位交叉高位交
17、叉 M0M1M2M3体号体号体内地址体内地址地址地址0000 000000 010000 100000 110001 000001 010001 100001 111111 001111 011111 101111 11(2)低位交叉低位交叉各个体轮流编址各个体轮流编址M0地址地址044n4M1154n3M2264n2M3374n1地址译码地址译码 体号体号体内地址体内地址 体号体号(2)低位交叉低位交叉 各个体轮流编址各个体轮流编址低位交叉的特点低位交叉的特点在不改变存取周期的前提下,增加存储器的带宽在不改变存取周期的前提下,增加存储器的带宽时间时间 单体单体访存周期访存周期 单体单体访存周
18、期访存周期启动存储体启动存储体 0启动存储体启动存储体 1启动存储体启动存储体 2启动存储体启动存储体 3 设四体低位交叉存储器,存取周期为设四体低位交叉存储器,存取周期为T,总线传输周期,总线传输周期为为,为实现流水线方式存取,应满足,为实现流水线方式存取,应满足 T 4。连续读取连续读取 4 个字所需的时间为个字所需的时间为 T(4 1)1.对于一定容量的存储器,按字节或字访问对于一定容量的存储器,按字节或字访问 的寻址范围是不同的的寻址范围是不同的难点难点第章第章 存储器存储器2.多体并行结构存储器顺序编址和交叉编址多体并行结构存储器顺序编址和交叉编址 对访存速度的影响对访存速度的影响3
19、.不同的不同的 Cache 主存地址映射,直接影响主主存地址映射,直接影响主存地址字段的分配、替换策略及命中率存地址字段的分配、替换策略及命中率(1)直接映射直接映射每个缓存块每个缓存块 i 可以和可以和 若干若干 个个 主存块主存块 对应对应每个主存块每个主存块 j 只能和只能和 一一 个个 缓存块缓存块 对应对应i=j mod C 字块字块2m1 字块字块2c+1 字块字块2c+11 字块字块2c+1 字块字块2c 字块字块2c1 字块字块1 字块字块0主存储体主存储体 字块字块 1标记标记 字块字块 0标记标记字块字块 2c1标记标记Cache存储体存储体t位位01C1 字块字块字块地址
20、字块地址主存字主存字块标记块标记t 位位c 位位b 位位主存地址主存地址 比较器(比较器(t位)位)=不命中不命中有效位有效位=1?*m位位Cache内地址内地址否否是是命中命中 字块字块2c+1 字块字块2c 字块字块0 字块字块 0(2)全相联映射全相联映射主存主存 中的中的 任一块任一块 可以映射到可以映射到 缓存缓存 中的中的 任一块任一块字块字块2m1字块字块2c1字块字块1 字块字块0字块字块2c1字块字块1字块字块0标记标记标记标记标记标记主存字块标记主存字块标记字块内地址字块内地址主存地址主存地址m=t+c 位位b位位m=t+cCache 存储器存储器主存储器主存储器 字块字块
21、0字块字块2m1字块字块2c-r+1 字块字块2c-r+1 字块字块2c-r字块字块2c-r 字块字块1 字块字块0 字块字块 3标记标记 字块字块 1标记标记字块字块 2c1标记标记 字块字块 2标记标记 字块字块 0标记标记字块字块 2c2标记标记 字块内地址字块内地址组地址组地址主存字块标记主存字块标记s=t+r 位位q=cr 位位b 位位组组012c-r1主存地址主存地址Cache主存储器主存储器m 位位共共 Q 组组,每组内两块(,每组内两块(r=1)1某一主存块某一主存块 j 按模按模 Q 映射到映射到 缓存缓存 的第的第 i 组组中的中的 任一块任一块i=j mod Q直接映射直
22、接映射全相联映射全相联映射 字块字块0 字块字块 1 字块字块 0 字块字块2c-r 字块字块2c-r+1(3)组相联映射)组相联映射假设主存容量为假设主存容量为 512 KB,Cache 容量为容量为 4KB,每个字块为,每个字块为 16 个字,每个字个字,每个字 32 位。位。例例 根据根据 Cache 容量为容量为 4KB 得得 Cache 地址地址 12 位位 4KB/4B=1K字字 1K/16=64 块块 根据根据 512KB 得主存地址得主存地址 19 位位 512KB/4B=128K字字 128K/16=8192 块。块。(1)Cache 地址有多少位?可容纳多少块?地址有多少位
23、?可容纳多少块?(2)主存地址有多少位?可容纳多少块?)主存地址有多少位?可容纳多少块?(3)在直接映射方式下,主存的第几块映射到)在直接映射方式下,主存的第几块映射到 Cache 中的第中的第 5 块(设起始字块为第块(设起始字块为第 1 块)?块)?主存的第主存的第 5,64+5,264+5,8192 64+5 块块 能映射到能映射到 Cache 的第的第 5 块块(4)画出直接映射方式下主存地址字段中各段的位数)画出直接映射方式下主存地址字段中各段的位数 在直接映射方式下,主存地址字段的各段位数分配在直接映射方式下,主存地址字段的各段位数分配如图所示。其中字块内地址为如图所示。其中字块内
24、地址为 6 位(位(4 位表示位表示 16 个字,个字,2 位表示每字位表示每字 32 位),缓存共位),缓存共 64 块,故缓存字块地址为块,故缓存字块地址为 6 位,主存字块标记为主存地址长度与位,主存字块标记为主存地址长度与 Cache 地址长度之差,地址长度之差,即即 19-12=7 位。位。假设主存容量位假设主存容量位 512K16 位,位,Cache 容量为容量为 409616 位,位,块长为块长为 4 个个 16 位的字,访存地址为位的字,访存地址为 字地址字地址。例例 根据根据 Cache 容量为容量为 4K字,得字,得 Cache 字地址为字地址为 12 位。位。根据块长为根
25、据块长为 4,按字访问,得字块内地址,按字访问,得字块内地址 2 位,位,Cache 共有共有 4K/4=1024 块,块,根据主存容量为根据主存容量为 512K,得主存字地址,得主存字地址 19 位。位。主存地址格式主存地址格式(1)在直接映射方式下,设计主存的地址格式。)在直接映射方式下,设计主存的地址格式。假设主存容量位假设主存容量位 512K16 位,位,Cache 容量为容量为 409616 位,位,块长为块长为 4个个16 位的字,访存地址为位的字,访存地址为 字地址字地址。例例 (3)在二路组相联映射方式下,设计主存的地址格式。)在二路组相联映射方式下,设计主存的地址格式。二路组
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机组成原理 计算机 组成 原理 唐朔飞 重点 难点
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内