第8章 处理器核心电路设计和底层软件移植优秀PPT.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第8章 处理器核心电路设计和底层软件移植优秀PPT.ppt》由会员分享,可在线阅读,更多相关《第8章 处理器核心电路设计和底层软件移植优秀PPT.ppt(78页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、第8章 处理器核心电路设计和底层软件移植现在学习的是第1页,共78页8.1 最小硬件系统设计 嵌入式系统的具体硬件设计会随着设计应嵌入式系统的具体硬件设计会随着设计应用系统的不同而有所差别。一般情况下,用用系统的不同而有所差别。一般情况下,用户可以根据自己的要求,选用合适的微处理户可以根据自己的要求,选用合适的微处理器类型,根据相应的接口电路,搭配不同类器类型,根据相应的接口电路,搭配不同类型的外设,构成不同用途、不同规模的应用型的外设,构成不同用途、不同规模的应用系统。下面以系统。下面以PXA255PXA255处理器为例,说明由处处理器为例,说明由处理器与理器与FlashFlash和和SDR
2、AMSDRAM等外围电路构成的最小等外围电路构成的最小硬件系统的设计原理。此最小硬件系统中的硬件系统的设计原理。此最小硬件系统中的各个器件的连接关系参见图各个器件的连接关系参见图8-18-1。此外,为。此外,为了便于开发调试,也可以增加网卡和串口部了便于开发调试,也可以增加网卡和串口部分的电路。分的电路。现在学习的是第2页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件3图图8-1 8-1 最小系统原理框图最小系统原理框图现在学习的是第3页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件4 PXA2XX PXA2XX系列处理器的存储器接口支持各种存储器芯片,
3、系列处理器的存储器接口支持各种存储器芯片,包括包括SDRAMSDRAM、F1ashF1ash、SMROMSMROM、ROMROM、SRAMSRAM及与及与SRAMSRAM类似的可类似的可变延迟变延迟I I0 0等。下面以等。下面以PXA255PXA255处理器为例,说明嵌入式系处理器为例,说明嵌入式系统中最常用的统中最常用的SDRAMSDRAM和和FlashFlash存储器与处理器的接口设计。存储器与处理器的接口设计。如图如图8-28-2所示,所示,PXA255PXA255处理器的存储器接口将其支持的存处理器的存储器接口将其支持的存储器类型分为动态存储器和静态存储器两类。其中动态存储器类型分为
4、动态存储器和静态存储器两类。其中动态存储器分为储器分为4 4个块,静态存储器分为个块,静态存储器分为6 6个块。每块都有个块。每块都有64MB64MB的的寻址空间,它的物理地址由片选信号寻址空间,它的物理地址由片选信号(chip Select)(chip Select)控制。控制。PXA255PXA255处理器的数据总线和地址总线通过缓冲区,分别和处理器的数据总线和地址总线通过缓冲区,分别和外部存储器的地址线、数据线相连。外部存储器的地址线、数据线相连。8.1.1 8.1.1 系统存储器接口系统存储器接口现在学习的是第4页,共78页图图8-2 PXA2558-2 PXA255存储器控制接口框图
5、存储器控制接口框图现在学习的是第5页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件6 MD31:0 MD31:0是是PXA255PXA255的数据总线的数据总线;nS-DCSx nS-DCSx是是PXA255PXA255的动态存储器片选信号的动态存储器片选信号;nCSx nCSx是是PXA255PXA255的静态存储器片选信号。的静态存储器片选信号。现在学习的是第6页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件7 PXA2XXPXA2XX处理器往往使用大容量的片外存储器作处理器往往使用大容量的片外存储器作为程序或数据存储器,例如采用外部为程序或数据存储
6、器,例如采用外部FlashFlash和和SDRAMSDRAM存储器。外部存储器有存储器。外部存储器有1616位宽度的,也有位宽度的,也有3232位宽度位宽度的,而的,而PXA2XXPXA2XX的总线宽度是的总线宽度是3232位的,所以对于位的,所以对于1616位位的外部存储器,必须进行的外部存储器,必须进行“位扩展位扩展”,即通过并联,即通过并联两块两块1616位的外部存储器构成一个位的外部存储器构成一个3232位的存储系统。位的存储系统。本书的开发板使用的本书的开发板使用的FlashFlash存储器和存储器和SDRAMSDRAM存储器;存储器;采用这种采用这种“位扩展位扩展”的方法,使得系统
7、数据总线工的方法,使得系统数据总线工作在作在3232位的模式下。位的模式下。下面就以异步静态存储器下面就以异步静态存储器(Flash)(Flash)和同步动态存和同步动态存储器储器(SDRAM)(SDRAM)为例,说明为例,说明PXA2XXPXA2XX系统的存储器扩展原系统的存储器扩展原理。理。现在学习的是第7页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件81 1异步静态存储器接口设计原理异步静态存储器接口设计原理 如图如图8-38-3所示,采用两片所示,采用两片IntelIntel的的E28F128J3A-150 E28F128J3A-150 FlashFlash芯片,
8、构成了芯片,构成了32 MB32 MB的的F1ashF1ash存储器。这里的存储器。这里的FlashFlash芯片是芯片是1616位的,故采用两块并联的方法为处理位的,故采用两块并联的方法为处理器提供器提供3232位的数据总线支持。位的数据总线支持。现在学习的是第8页,共78页图8-3 Flash电路原理框图现在学习的是第9页,共78页 由于处理器从由于处理器从FlashFlash读出的数据是读出的数据是3232位的,位的,所以在对其寻址时,所以在对其寻址时,地址以地址以4 4字节为单位递增字节为单位递增,并且一次性从数据总线上得到并且一次性从数据总线上得到4 4字节的数据。字节的数据。例如,
9、对例如,对Ox00000000Ox00000000进行寻址,将从数据总进行寻址,将从数据总线上获得线上获得x00000000 x000000000 x000000030 x00000003总共总共4 4字节字节的数据。因此,的数据。因此,PXA255PXA255的地址线上的的地址线上的SA-A0SA-A0和和SA-A1SA-A1不与芯片连接。不与芯片连接。对于这样的对于这样的FlashFlash外围外围电路,对电路,对FLASHFLASH的的0 x000000010 x00000001;(Ox00000002(Ox00000002、0 x00000003)0 x00000003)进行寻址,也能
10、获得对地址进行寻址,也能获得对地址0 x000000000 x00000000进行寻址相同的效果。进行寻址相同的效果。现在学习的是第10页,共78页 对于每片芯片来说,数据的输出是以对于每片芯片来说,数据的输出是以1616位位为单位,即为单位,即2 2字节。所以每片芯片地址按字对字节。所以每片芯片地址按字对齐,地址线的齐,地址线的A0A0引脚应连接到地。引脚应连接到地。处理器启动时,从处理器启动时,从Ox00000000Ox00000000地址开始执地址开始执行代码。为了从行代码。为了从FlashFlash引导系统,它必须接到引导系统,它必须接到静态存储器的块静态存储器的块0(Bank0)0(
11、Bank0),所以它使用处理器,所以它使用处理器的的nCS0nCS0作为片选信号。作为片选信号。F1ashF1ash的其他控制脚由的其他控制脚由处理器内部集成的处理器内部集成的Static MemoryStatic Memory控制器进行控制器进行控制。控制。现在学习的是第11页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件122 2S SDRAMDRAM存储器接口设计原理存储器接口设计原理 下面采用两片下面采用两片SamsungSamsung的的K4S281632CK4S281632C,构成了,构成了64MB64MB的的SDRAMSDRAM存储器。如图存储器。如图8-48
12、-4所示,由于所示,由于SDRAMSDRAM数据数据宽度为宽度为1616位,采用两片并联的方法与位,采用两片并联的方法与PXA255PXA255处理器连处理器连接,提供接,提供3232位的支持。位的支持。现在学习的是第12页,共78页图图8-4 SDRAM 8-4 SDRAM 电路原理框图电路原理框图现在学习的是第13页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件14 K4S281632C K4S281632C是是4M164M16位位4Bank4Bank的的SDRAMSDRAM存储存储器,总共有器,总共有32MB32MB的存储空间。处理器地址线的的存储空间。处理器地址线的
13、SA-SA-A22A22和和SA-A23SA-A23引脚连接到引脚连接到SDRAMSDRAM芯片的芯片的BA1:0BA1:0引脚,引脚,决定决定4 4个片内个片内BankBank的选择;处理器地址线的的选择;处理器地址线的SA-A10SA-A10SA-A21SA-A21和和SA-A24SA-A24则分别连接到则分别连接到SDRAMSDRAM的的A0A0A11A11、A12A12引脚。引脚。SDRAM SDRAM连接到处理器动态存储器的第连接到处理器动态存储器的第0 0块,故块,故选用处理器的选用处理器的nSDCS0nSDCS0作为片选信号。作为片选信号。SDRAMSDRAM的其余的其余引脚则由
14、处理器内部集成的引脚则由处理器内部集成的Dynamic MemoryDynamic Memory控制控制器进行控制。器进行控制。现在学习的是第14页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件158.1.2 8.1.2 串口电路原理串口电路原理 串行通信只有两条信号线,所以电路比较简单。串行通信只有两条信号线,所以电路比较简单。PXA255PXA255处理器有处理器有3 3个个UARTUART接口,此处选用全功能接口,此处选用全功能UART(FFUART)UART(FFUART)作为最小系统的调试串口。作为最小系统的调试串口。FFUART FFUART须使用须使用GP34
15、GP34和和GP39GP39引脚的第二功能。它的引脚的第二功能。它的连接电路很简单,只要通过一个连接电路很简单,只要通过一个RS232RS232的收发器,完的收发器,完成成TTLTTLCMOSCMOS电平到电平到RS232RS232电平的转换即可电平的转换即可(图图85)85)。现在学习的是第15页,共78页图图8-5 8-5 串口电路原理串口电路原理FF_TXD/GP39PXA255FF_RXD/GP34RS232Transceiver1 12 23 34 45 5现在学习的是第16页,共78页8.2 最小硬件系统的配置8.2.1 处理器的配置 系统上电之后,软件引导代码首先要根据硬件设系统
16、上电之后,软件引导代码首先要根据硬件设计初始化计初始化PXA255PXA255处理器。所以,对处理器的配置是否处理器。所以,对处理器的配置是否正确直接决定系统软件能否正常工作。正确直接决定系统软件能否正常工作。对对PXA255PXA255处理器的配置将使用到三个非常重要处理器的配置将使用到三个非常重要寄存器,分别是寄存器,分别是CCCRCCCR、CKENCKEN和和ICMRICMR寄存器。它们的寄存器。它们的定义和作用如表定义和作用如表4-14-1所列。所列。现在学习的是第17页,共78页表表8-1 CCCR8-1 CCCR、CKENCKEN和和ICMRICMR的定义和作用的定义和作用寄存器名
17、称寄存器名称 定定 义义 作作 用用 CCR CCR核心时钟配核心时钟配置寄存器置寄存器控制着内存、控制着内存、RunRun模式和模式和TurboTurbo模式的时钟频率模式的时钟频率 CKEN CKEN外设时钟使外设时钟使能寄存器能寄存器节电节电 ICMR ICMR中断使能寄中断使能寄存器存器屏蔽中断屏蔽中断现在学习的是第18页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件19 CCCR(Core Clock Configuration Register)CCCR(Core Clock Configuration Register)寄存器控制寄存器控制着内存、着内存、LC
18、DLCD、DMADMA控制器所使用的时钟。这些时钟都是由处理控制器所使用的时钟。这些时钟都是由处理器的器的3 3.6864MHz6864MHz钟振倍频上去的,控制倍频比例的参数有钟振倍频上去的,控制倍频比例的参数有三个,见表三个,见表4-4-2 2。1.CCCR1.CCCR寄存器寄存器表表8-8-2 2 CCCR CCCR控制倍频比例的参数控制倍频比例的参数 名名 称称 使用方法使用方法 取值空间取值空间L:L:内存内存频率因子频率因子内存时钟内存时钟频率频率=3 3.6864MHz6864MHz*L*L2727、3232、3636、4040或或4545M:M:运行模式因子运行模式因子运行模式
19、频率运行模式频率=内存时钟内存时钟频率频率*M*M1 1、2 2 或或4 4N:TurboN:Turbo模式因子模式因子TurboTurbo模式频率模式频率=运行模式频率运行模式频率*N*N1.01.0、1.5 1.5、2.02.0或或3.03.0现在学习的是第19页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件20 本书使用的开发板是本书使用的开发板是1.3V1.3V电源供电,系统时钟全电源供电,系统时钟全部由部由CPUCPU提供,最快可以达到提供,最快可以达到100MHz100MHz的内存时钟,的内存时钟,400MHz400MHz的运行时钟和的运行时钟和400MHz40
20、0MHz的的TurboTurbo模式时钟。模式时钟。L=27,M=4,N=1L=27,M=4,N=1 Reserved CCCR31:10Reserved CCCR31:10=0 =0 N=1N=1 CCCR9:7 CCCR9:7 =01 =010 0(未用未用)M=4 M=4 CCCR6:5CCCR6:5 =11 =11 L=27 L=27 CCCR4:0CCCR4:0 =00001 =00001 最终的最终的CCCRCCCR寄存器的值应当配置为寄存器的值应当配置为0 x000001610 x00000161注:注:CCCRCCCR中中N N、MM、L L的位定义对应其取值序号的位定义对应其
21、取值序号现在学习的是第20页,共78页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件21 CKEN(Clock Enable Register)CKEN(Clock Enable Register)寄存器是一个控寄存器是一个控制外部设备时钟使能的寄存器。它对嵌入式系统的电制外部设备时钟使能的寄存器。它对嵌入式系统的电量消耗有着决定性的作用;对于那些没有用到的外设,量消耗有着决定性的作用;对于那些没有用到的外设,应当关闭其时钟供应。应当关闭其时钟供应。CKEN CKEN的的O O1616位控制着位控制着1313种外设的时钟使能种外设的时钟使能(其中有其中有4 4位保留位保留)。它们的对
22、应关系如下:。它们的对应关系如下:2.CKEN2.CKEN寄存器寄存器现在学习的是第21页,共78页LCDLCD设备设备 CKEN16=1 CKEN16=1FICPFICP设备设备 CKENl5=1 CKENl5=1I I2 2C C设备设备 CKEN14=1 CKEN14=1 MMCMMC设备设备 CKEN12=1 CKEN12=1USBUSB设备设备 CKEN1l=1 CKEN1l=1NSSPNSSP设备设备 CKEN10=1 CKEN10=1I I2 2s s设备设备 CKEN8=1 CKEN8=1BTUARTBTUART、FFUIARTFFUIART、STUARTSTUART、HWUA
23、RT CKEN7:5=111HWUART CKEN7:5=111SSPSSP设备设备 CKEN4=1 CKEN4=1AC97AC97、SSPSSP设备设备 CKEN3:2=11 CKEN3:2=11其余其余=0=0 实际上,最小硬件系统只需要调试串口,故只需要为实际上,最小硬件系统只需要调试串口,故只需要为FFUARTFFUART提供时钟。提供时钟。CKENCKEN只需要被设置成只需要被设置成0 x000000400 x00000040。实际使。实际使用中应根据具体需要,开启某种外设的时钟。用中应根据具体需要,开启某种外设的时钟。现在学习的是第22页,共78页嵌入式系统课件嵌入式系统课件嵌入式
24、系统课件嵌入式系统课件23 ICMR(Interrupt Controller Mask Register)ICMR(Interrupt Controller Mask Register)寄存器是中断使能寄存器。寄存器是中断使能寄存器。1 1代表使能,代表使能,0 0代表屏蔽。代表屏蔽。一般来说,一般来说,PXA255PXA255处理器在处理器在BootloaderBootloader启动启动阶段必须屏蔽所有中断,所以阶段必须屏蔽所有中断,所以ICMRICMR寄器应当设置寄器应当设置为为0 x000000000 x00000000。3.ICMR3.ICMR寄存器寄存器现在学习的是第23页,共7
25、8页嵌入式系统课件嵌入式系统课件嵌入式系统课件嵌入式系统课件24 搭建嵌入式系统时,存储器的配置是最重要的,也是最搭建嵌入式系统时,存储器的配置是最重要的,也是最基础的。基础的。上电之后,上电之后,PXA255PXA255处理器就开始从物理的处理器就开始从物理的0 x000000000 x00000000读第一读第一条指令,这第一条指令就是存储在条指令,这第一条指令就是存储在FlashFlash里的。如果里的。如果FlashFlash没有配没有配置正确,置正确,CPUCPU将取不到正确的指令。将取不到正确的指令。同样,同样,BootloaderBootloader启动时一般会将自身复制到启动时
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第8章 处理器核心电路设计和底层软件移植优秀PPT 处理器 核心 电路设计 底层 软件 移植 优秀 PPT
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内