3 逻辑门电路.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《3 逻辑门电路.ppt》由会员分享,可在线阅读,更多相关《3 逻辑门电路.ppt(117页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、2022/12/291第第3 3章章 逻辑门电路逻辑门电路2/392/393.1 数字电路基础内容提要o半导体和半导体和PN结结oMOS晶体管oCMOS门电路o双极型逻辑和TTL电路3/393/39简单的回顾o按照使用器件技术的不同,数字逻辑电路可以分为:n继电器逻辑电路:RL逻辑电路n双极型晶体管电路:TTL逻辑电路,ECL电路n单极型MOS电路:NMOS,PMOS和CMOS等n常用的是TTL和CMOS电路o本世纪80年代开始,CMOS逐渐取代TTL,成为集成电路的主导技术4/394/32继电器逻辑电路o20世纪30年代,贝尔实验室第一部二进制加法器(1937)和后来的复数运算器(1940)
2、,采用继电器逻辑(Relay Logic)输入A输入B输出高高高高低低低低低低高低5/395/39半导体材料硅(Si)硅的晶格结构硅的晶格结构(平面图)6/396/39半导体材料硅(Si)VCC电子移动方向电流方向硅的晶格结构硅的晶格结构(平面图)7/397/39半导体的掺杂o半导体中参与导电的实体载流子(Carrier)n电子n空穴n通过改变载流子的数量,可以改变半导体的导电特性oP型掺杂nP:Positiven加入三价元素杂质,例如硼或者铟n增加空穴的数量oN型掺杂nN:Negativen加入五价元素杂质,例如磷、砷或锑n增加自由电子的数量8/398/39P型半导体B多余的空穴掺杂以后的半
3、导体依旧是电中性(不带电)的9/399/39N型半导体P多余的电子掺杂以后的半导体依旧是电中性(不带电)的10/3910/39P-N结(P-N Junction)耗尽层11/3911/39P-N结的导电特性VCC当PN结两端加上正向偏置电压时,PN结表现出很小的电阻,处于导通状态12/3912/39P-N结的导电特性VCC当PN结两端加上反向偏置电压时,PN结表现出很大的电阻,处于截至状态PN结具有单向导电特性。13/3913/39二极管和三极管N类型半导体P类型半导体二极管三极管双极型晶体管命名的由来两种载流子参与导电。ecbNPNPNP14/39NPN BJT导通示意图14/39http:
4、/en.wikipedia.org/wiki/Bipolar_junction_transistor2022/12/2915下页下页返回返回上页上页v vBEBE V VONON 时三极管导通时三极管导通时三极管导通时三极管导通v vBEBE 0源极(S)栅极(G)漏极(D)VgsVdsp类型基底22/3922/39MOS晶体管符号栅极源极漏极栅极(gate)源极(source)漏极(drain)VgsVgsN沟道MOS管P沟道MOS管+-+-Tips:栅极和另外两个极之间没有什么联系。但是栅极和源、漏极之间有电容耦合,在高速电路中会产生功耗。23/39由其他材料构成的场效应管(FET)oAm
5、orphous silicon(无定形硅)oPolycrystalline silicon(多晶硅)oOrganic semiconductors(有机半导体)nH.Sirringhaus,Materials and Applications for Solution-Processed Organic Field-Effect Transistors,Proc.IEEE,pp.1570-1579,2009nH.Sirringhaus,Device Physics of Solution-Processed Organic Field-Effect Transistors,Adv.Mater.
6、2005,17,2411242523/392022/12/29243.1.5 3.1.5 分立元件逻辑门电路分立元件逻辑门电路 二极管二极管“与门与门”电路电路 二极管二极管“或门或门”电路电路 “非门非门”电路(反相器)电路(反相器)2022/12/2925门电路的概念:实现基本和常用逻辑运算的电子电路,叫逻辑门电路。实现与运算的叫与门,实现或运算的叫或门,实现非运算的叫非门,也叫做反相器,等等。分立元件门电路和集成门电路:分立元件门电路:用分立的元件和导线连接起来构成的门电路。简单、经济、功耗低,负载差。集成门电路:把构成门电路的元器件和连线都制作在一块半导体芯片上,再封装起来,便构成了集
7、成门电路。现在使用最多的是CMOS和TTL集成门电路。2022/12/29263.1.1 二极管与门电路二极管与门电路 1.1.电路2.2.工作原理A、B为输入信号(+3V或0V)F 为输出信号VCC+12V表2-1电路输入与输出电压的关系ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V2022/12/2927用逻辑1 1表示高电平(此例为+3V+3V)用逻辑0 0表示低电平(此例为0.7V0.7V)ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.逻辑赋值并规定高低电平4.真值表ABF000010100111表2-2 二极管与门的真值表A A、B
8、 B全1,F F才为1。可见实现了与逻辑2022/12/29285.5.逻辑符号6.6.工作波形(又一种表示逻辑功能的方法)7.7.逻辑表达式FA B图2-6二极管与门(a)电路(b)逻辑符号(c)工作波形2022/12/2929 3.1.2 二极管或门电路二极管或门电路 1.1.电路2.2.工作原理电路输入与输出电压的关系ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B为输入信号(+3V或0V)F为输出信号2022/12/29304.真值表ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可见实现了或逻辑3.逻辑赋值并规定高低电平用逻辑1 1表示高电平
9、(此例为+2.3V+2.3V)用逻辑0 0表示低电平(此例为0V0V)ABF000011101111A A、B B有1,F F就1。表2-2 二极管或门的真值表2022/12/2931图2-7 二极管或门(a)电路(b)逻辑符号(c)工作波形5.5.逻辑符号6.6.工作波形7.7.逻辑表达式FA+B2022/12/2932 3.1.3 非门电路(反相器)非门电路(反相器)图2-8 非门(a)电路 (b)逻辑符号1.1.电路2.2.工作原理A、B为输入信号(+3.6V或0.3V)F为输出信号AF0.3V+VCC3.6V0.3V2022/12/29333.逻辑赋值并规定高低电平用逻辑1 1表示高电
10、平(此例为+3.6V+3.6V)用逻辑0 0表示低电平(此例为0.3V0.3V)4.真值表AF0.3V+VCC3.6V0.3VAF0110表2-4 三极管非门的真值表A与F相反可见实现了非逻辑Y=A2022/12/29343.2.1TTL与非门与非门 3.2.2 集电极开路门(集电极开路门(OC门)门)3.2 TTL3.2 TTL集成门电路集成门电路3.2.4 TTL集成电路系列简介集成电路系列简介3.2.3三态门(三态门(TS门)门)2022/12/29353.2.1 TTL3.2.1 TTL与非门与非门TTL集成逻辑门电路的输入和输出结构均采用半导体三极管,所以称晶体管晶体管逻辑门电路,简
11、称TTL电路。2022/12/29361)电路结构)电路结构TTL与非门的内部结构与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360 3k750 100 2022/12/2937输入级输入级输出级输出级中间级中间级+5VABCR1T1R2T2R3FR4R5T3T4T5T1 多发射极晶多发射极晶体管:体管:实现实现“与与”运算。运算。2022/12/2938每一个发射极能各自独立形成正向偏置的发射结,并可使三极管进入放大或饱和区。多发射极三极管1TTL与非门的电路结构及工作原理 有0.3V箝位于1.0V全为3.6V集电结导通2022/12/2939+5VAB
12、CR1T1R2T2R3FR4R5T3T4T5“非非”复合管形式复合管形式与非门与非门输出级输出级“与与”2022/12/2940(1)输入级NPN当输入低电平时,uI=0.3V,发射结正向导通,uB1=1.0V当输入高电平时,uI=3.6V,发射结受后级电路的影响将反向截止。uB1由后级电路决定。NNP2022/12/2941(2)中间级反相器VT2实现非逻辑反相输出同相输出向后级提供反相与同相输出。输入高电压时饱和输入低电压时截止2022/12/2942(3)输出级(推拉式输出)VT3为射极跟随器低输入高输入饱和截止低输入高输入截止导通2022/12/29431.任一输入为低电平(任一输入为
13、低电平(0.3V)时)时“0”1.0V不足以让不足以让T2、T5导通导通+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC360 3k750 100 2)逻辑功能)逻辑功能三个三个PN结结导通需导通需2.1V2022/12/2944+5VFR4R2R13kR5R3T3T4T1T5b1c1ABC1.0V“0”uouo=5-ube3-ube4-uR2 3.6V 高电平!高电平!逻辑关系:逻辑关系:任任0则则1。2022/12/2945+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止2.2.输入
14、全为高电平(输入全为高电平(3.6V3.6V)时)时2022/12/2946+5VFR2R13kT2R3T1T5b1c1ABC全反偏全反偏“1”饱和饱和uF=0.3V输入、输出的逻辑关系式:输入、输出的逻辑关系式:逻辑关系:逻辑关系:全全1则则0。2022/12/29473.2 集成门电路电气特性及主要参数集成门电路电气特性及主要参数 电压传输特性:输出电压uO与输入电压uI的关系曲线。1.1.曲线分析曲线分析2022/12/29482.输入输出电平(1)输出高电平UOH下限典型值为2.4V。(2)输出低电平UOL上限典型值为0.4V。2022/12/2949(3)开门电平UON一般要求UON
15、1.8V(4)关门电平UOFF一般要求UOFF0.8V在保证输出为额定低电平的条件下,允许的最小输入高电平的数值,称为开门电平UON。在保证输出为额定高电平的条件下,允许的最大输入低电平的数值,称为关门电平UOFF。2022/12/2950(5)阈值电压UTH电压传输特性曲线转折区中点所对应的uI值称为阈值电压UTH(又称门槛电平)。通常UTH1.4V。(6)噪声容限(UNL和UNH)噪声容限也称抗干扰能力,它反映门电路在多大的干扰电压下仍能正常工作。UNL和UNH越大,电路的抗干扰能力越强。2022/12/29512022/12/2952低电平噪声容限(低电平正向干扰范围)UNL=UOFF-
16、UILUIL为电路输入低电平的典型值(0.3V)若UOFF=0.8V,则有UNL=0.8-0.3=0.5(V)高电平噪声容限(高电平负向干扰范围)UNH=UIH-UON UIH为电路输入高电平的典型值(3V)若UON=1.8V,则有UNH=3-1.8=1.2(V)2022/12/29533.输入负载特性 输入电压VI随输入端对地外接电阻RI变化的曲线,称为输入负载特性曲线。如图2.4.6所示。2022/12/2954在一定范围内,uI随RI的增大而升高。但当输入电压uI达到1.4V以后,uB1=2.1V,RI增大,由于uB1不变,故uI=1.4V也不变。这时VT2和VT4饱和导通,输出为低电平
17、。虚框内为TTL与非门的部分内部电路 2022/12/2955RI不大不小时,工作在线性区或转折区。RI较小时,关门,输出高电平;RI较大时,开门,输出低电平;ROFFRONRI 悬空时?2022/12/2956(1)关门电阻ROFF 在保证门电路输出为额定高电平的条件下,所允许RI 的最大值称为关门电阻。典型的TTL门电路ROFF 0.7k。(2)开门电阻RON在保证门电路输出为额定低电平的条件下,所允许RI 的最小值称为开门电阻。典型的TTL门电路RON 2k。数字电路中要求输入负载电阻RIRON或RIROFF,否则输入信号将不在高低电平范围内。振荡电路则令ROFFRIRON使电路处于转折
18、区。2022/12/2957 综上所述,改变电阻综上所述,改变电阻RI时,可改变门电路的时,可改变门电路的输出状态。维持输出高电平的输出状态。维持输出高电平的RI最大值称为关门最大值称为关门电阻,用电阻,用ROFF表示,其值约为表示,其值约为700。只要。只要RIROFF,与非与非门便处于关闭状态。同样,维持输出门便处于关闭状态。同样,维持输出低电平的低电平的RI的最小值称为开门电阻,用的最小值称为开门电阻,用RON表示,表示,其值约为其值约为2.1K。只要。只要RIRON,与非与非门便处于开门便处于开通状态。通状态。2022/12/29584.输出负载特性 指输出电压与输出电流之间的关系曲线
19、。(1)输出高电平时的输出特性负载电流iL不可过大,否则输出高电平会降低。输出高电平时的输出特性(a)电路 (b)特性曲线拉电流负载2022/12/2959输出低电平时的输出特性(a)电路 (b)特性曲线(2)输出低电平时的输出特性负载电流iL不可过大,否则输出低电平会升高。一般灌电流在20 mA以下时,电路可以正常工作。典型TTL门电路的灌电流负载为12.8 mA。灌电流负载2022/12/29605.平均传输延迟时间tpd平均传输延迟时间tpd表征了门电路的开关速度。tpd=(tpLH+tpHL)/2TTL与非门的传输延迟时间 2022/12/29616.功耗7.延时功耗积 功耗是门电路重
20、要参数之一。功耗有静态功耗和动态功耗之分。理想的数字电路或或系统,希望它既有高速度,同时功耗又低。在实际中,要实现这种理想情况是较难的。一种综合性的指标叫做延时功耗积,它等于传输延迟时间和门电路功耗的乘积。一个逻辑器件的延时功耗积越小,表明它的特性愈接近于理想情况。2022/12/29623.2.2 集电极开路门(集电极开路门(OC门)门)为何要采用集电极开路门呢?推拉式输出电路结构存在局限性。首先,输出端不能并联使用。若两个门的输出一高一低,当两个门的输出端并联以后,必然有很大的电流同时流过这两个门的输出级,而且电流的数值远远超过正常的工作电流,可能使门电路损坏。而且,输出端也呈现不高不低的
21、电平,不能实现应有的逻辑功能。2022/12/2963图2-18推拉式输出级并联的情况01很大的电流不高不低的电平:1/0?2022/12/2964其次,在采用推拉式输出级的门电路中,电源一经确定(通常规定为5V),输出的高电平也就固定了(不可能高于电源电压5V),因而无法满足对不同输出高电平的需要。集电极开路门(简称OC门)就是为克服以上局限性而设计的一种TTL门电路。2022/12/2965 (1)电路结构:输出级是集电极开路的。1)电路结构 (2)逻辑符号:用“”表示集电极开路。图2-19 集电极开路的TTL与非门(a)电路 (b)逻辑符号集电极开路2022/12/2966(3)工作原理
22、:当VT3饱和,输出低电平UOL0.3V;当VT3截止,由外接电源E通过外接上拉电阻提供高电平UOHE。因此,OC门电路必须外接电源和负载电阻,才能提供高电平输出信号。2022/12/2967下页下页上页上页线线线线与与与与OCOC门输出并联的接法及逻辑图门输出并联的接法及逻辑图门输出并联的接法及逻辑图门输出并联的接法及逻辑图返回返回2022/12/2968所有所有所有所有OCOC门同时截止时,门同时截止时,门同时截止时,门同时截止时,输出为高电平。输出为高电平。输出为高电平。输出为高电平。为保证高电平不低于为保证高电平不低于为保证高电平不低于为保证高电平不低于规定的规定的规定的规定的V VO
23、HminOHmin值,值,值,值,R RL L取值应满足:取值应满足:取值应满足:取值应满足:外接负载电阻外接负载电阻RL的计算的计算下页下页上页上页返回返回nm计算计算OCOC门负载电阻最大值的工作状态门负载电阻最大值的工作状态2022/12/2969当当当当OCOC门中只有一个导通时,负载电流全部都流入那个导通门中只有一个导通时,负载电流全部都流入那个导通门中只有一个导通时,负载电流全部都流入那个导通门中只有一个导通时,负载电流全部都流入那个导通的的的的OCOC门,门,门,门,R RL L值不可能太小,以确保流入导通值不可能太小,以确保流入导通值不可能太小,以确保流入导通值不可能太小,以确
24、保流入导通OCOC门的电流门的电流门的电流门的电流不至超过最大的负载电流不至超过最大的负载电流不至超过最大的负载电流不至超过最大的负载电流I ILMLM 。下页下页上页上页返回返回计算计算OCOC门负载电阻最小值的工作状态门负载电阻最小值的工作状态2022/12/2970下页下页上页上页 例例例例3.3.43.3.4 为电阻为电阻为电阻为电阻R RL L选定合适的阻值。选定合适的阻值。选定合适的阻值。选定合适的阻值。GG1 1、GG2 2为为为为OCOC门,门,门,门,I IOH OH=200=200 A A,I ILM LM=16mA=16mAGG3 3、GG4 4 和和和和GG5 5为为为
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 逻辑门电路 逻辑 门电路
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内