第4章微处理器系统.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第4章微处理器系统.ppt》由会员分享,可在线阅读,更多相关《第4章微处理器系统.ppt(108页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、 基本概念基本概念(总线、堆栈等总线、堆栈等)微处理器的一般结构微处理器的一般结构 Intel 8086Intel 8086微处理器的结构微处理器的结构本章内容本章内容本章内容本章内容 了解三总线及堆栈的工作原理。了解三总线及堆栈的工作原理。掌掌握握微微处处理理器器的的一一般般结结构构、算算逻逻部部件件ALUALU、寄存器结构、控制部件。寄存器结构、控制部件。重重点点掌掌握握Intel Intel 80868086微微处处理理器器的的结构。结构。学习目的学习目的学习目的学习目的4.1 4.1 基本概念基本概念一、总线一、总线一、总线一、总线1.1.1.1.总线的由来总线的由来总线的由来总线的由
2、来在在计计算算机机中中,CPU与与其其他他功功能能部部件件之之间间存存在在大大量量的的信信息息交交流流,其其间间就就需需要要使使用用通通信信线线路路连连接接起起来来,通通信信线线的的设设置置和和连连接接可采用两种方式。可采用两种方式。(1)专专线线式式:将各个功能部件分别设置与其他部件通信的线路,优优点点:传送速率高,它只受传送线本身的限制,且控制简单。缺缺点点:机器所需要的信息传送线数量大,增加了复杂性,不便于实现机器的模块和积木化。(2)总总线线式式:在多个功能部件之间设置公共的通信线即总线。图图中中当当A和和A门门打打开开时时,信信息息由由A传传至至A;A和和C 门打开时,信息便从门打开
3、时,信息便从A传至传至C 。ABCABC 总 线 示 意 图 总线上能同时传送二进制信息的位数称为总线宽度。见下图。由于采用了分时传送的总线结构从而大大减少了机器中信息传送线的数目。a.分时传送:分时传送:多个部件并联在总线上,某一时刻,只允许一路信息在总线上传送。b.控制复杂控制复杂:总线的发送端及接收端均有三态门电路。打开三态门信息经总线传送到目的端。若不传送信息,则使三态门处于高阻状态,相当于此部件在逻辑上与总线脱离联系。c.系统结构简单,便于扩展系统结构简单,便于扩展。特点:特点:2.2.2.2.总线的分类总线的分类总线的分类总线的分类 总线按信息传送的方方向向可分为单单向向总总线线和
4、双向总线双向总线。单向总线单向总线只能向一个方向发送信息。双向总线双向总线则可在两个方向传送。总线按所传信息的类别,通常分为数数据总线据总线,地址总线地址总线和控制总线控制总线。(1)数据总线数据总线 (Data Bus)是微微处处理理器器与存存储储器器和I/O电电路路间数据交换的通道,可双双向向传送。数据总线的宽宽度度一般与微处器处理数据的字字长长相同,三状态。(2)地址总线地址总线 (Address Bus)是微处理器输输出出地地址址用的总线,它将地址送到存储器或I/O电路,用来确定存储器中信息存放的地址或I/O电路的地址,AB一般为单向、三状态。(3)控制总线控制总线 (Control
5、Bus)是用来传送控控制制信信号号,使各功能部件动作同步。(1)片内总线片内总线指微处理器内部各逻逻辑辑单单元元之之间间的传输线,主要是数据总线,是为算术逻辑部件ALU和寄寄存存器器之间传送操作数和结果而设计的。有单单总总线线、双双总总线线、三三总线总线结构之分。总线按规规模模、用用途途及应应用用场场合合又可分为以下几种:(2)芯片总线芯片总线指微型机中各功能芯芯片片之之间间的传输线,又称元元件件级级总总线线。是构成一块CPU插板或组成一个微机小系统时常用的总线。(3)内总线内总线指微型机内连接各插件板的总线,又称板板级级总总线线或系系统统总总线线。其标准很多,现列举几种常用的标准总线。a.S
6、-100系统总线:系统总线:是一种实实用用性性微型机总线标准,具有100根引线,主要支持8bit微处理器,1979年美国的IEEE微处理机标准委员会修改后取名为IEEE-696标准总线。b.MULTIBUS多多总线:总线:是多于一个控制单元控制的总线,由Intel公司推出,MULTIBUS-I支持8bit、16bit微处理器,MULTIBUS-II支持32bit微处理器,1987年经IEEE微处理机标准委员会审定为IEEE-P1296标准总线。c.STD总线:总线:是美国PRO-LOG公司和MOSTEK公司于1978年联合推出的工业控制标准总线,共有56根信号线,是8bit/16bit兼容总线
7、。d.PC总线及总线及EISA总线:总线:是美国IBM公司推出针对Intel-8086微处理器设计的,共有62根信号线。为了与Intel-80286等高性能16bit微处理器兼容,IBM公司在PC总线上增加了一个36引脚的扩展插座而形成AT总线,这种结构称之为IBM公司标准结构,简称ISA(Industrial Standard Architecture),COMPAQ公司推出了扩展工业标准总线,即EISA(Extend Industry Standard Architecture)总线。是支持32bit的标准总线。e.VME总线:总线:是美国MOTOROLA公司于1981年提出,针对16bi
8、t和32bit微处理器设计的。该总线在采用单总线连接器时为96条信号线,支持16bit数据线,24bit地址线;双总线连接器结构则支持32bit,此时信号线为128条,可支持四个主CPU模板进行运行。(4)外总线外总线指微型计算机系统与系统之间或微机系统与外部设备之间的通信线,又称通通信信总总线线。CPU与外部设备的基本通信方式有两种:a.并并行行通通信信:数据各位同时传送,有多少位数据就有同样数量的传送线。b.串串行行通通信信:数据逐位顺序传送,适宜长距离传送。二、堆栈二、堆栈二、堆栈二、堆栈用作数据暂时存储的一组寄寄存存器器或存存储储单元单元称为堆栈。堆栈操作有两种:压压入入(PUSH)和
9、和弹弹出出(POP),而SP始终指向堆栈栈顶的新位置。1.1.1.1.堆栈的定义堆栈的定义堆栈的定义堆栈的定义 堆栈中数据按“后后进进先先出出”的结构方式进行处理,即新入栈的依次堆放在原来数据之上,存放信息的最后一个单元叫做栈栈顶顶,用堆栈指针SP(Stack Pointer)指示。2.2.2.2.堆栈编址结构的两种形式堆栈编址结构的两种形式堆栈编址结构的两种形式堆栈编址结构的两种形式(1)向上生成向上生成该结构中,每压压入入一个数据,堆栈指示器SP按增增量量修改,每弹弹出出一个数据,SP按减量减量修改。(2)向下生成向下生成该结构中,每压压入入一个数据,SP按减减量量修改,每弹出弹出一个数据
10、,SP按增量增量修改。3.3.3.3.构成堆栈的两种形式构成堆栈的两种形式构成堆栈的两种形式构成堆栈的两种形式 一种是使用微处理器内部的一种是使用微处理器内部的一组寄存一组寄存器器作为堆栈。作为堆栈。优点优点:访问速度快。:访问速度快。缺点:缺点:寄存器数量有限。寄存器数量有限。另另一一种种形形式式是是在在随随机机存存储储器器RAMRAM中中开开辟辟一一个个区区间间供供堆堆栈栈使使用用,较较为为普普遍遍;若若编编址址采用向下生成,其堆栈操作如下图所示。采用向下生成,其堆栈操作如下图所示。堆栈操作示意图(向下生成)M3M2M1MXSP(a)M3M2M1MXSP(b)AM3M2M1MXSP(c)A
11、BSPASPBSPC当前栈顶地址为当前栈顶地址为M,存内容存内容X信息信息B进栈:进栈:SPSP1,SP指定的地址指定的地址B信息信息A进栈分两步操进栈分两步操作作:SPSP1,SP指定的地址单元指定的地址单元A 堆栈操作示意图(向下生成)MM3M2M1XSP(d)ABCM3M2M1MXSP(f)ABCM3M2M1MXSP(e)ACBSPDSPCSPB信息信息C进栈进栈信息信息C出栈分两步操作:指定出栈分两步操作:指定的目的地的目的地C,SPSP+1信息信息B出栈:指定目的地出栈:指定目的地B,SPSP+1 堆栈操作示意图(向下生成)MM3M2M1XSP(g)ADCM3M2M1MXSP(i)A
12、DCM3M2M1MXSP(h)ACDSPDSPA信息信息D进栈:进栈:SPSP1,SP指定的地址指定的地址D信息信息D出栈出栈信息信息A出栈,栈顶地出栈,栈顶地址仍为址仍为M由由上上图图中中可可以以看看出出,出出栈栈操操作作并并不不会会从从堆堆栈栈中中去去掉掉信信息息,也也不不擦擦除除它它们们,只只是是因因SP的自动修改而改变了堆栈的栈顶。的自动修改而改变了堆栈的栈顶。堆堆栈栈主主要要用用于于中中断断控控制制,子子程程序序调调用用以以及数据暂时存储。及数据暂时存储。存储单元存储单元(字节)(字节)存储体存储体存储器的访问过程:向存储器的访问过程:向0001单元写数据单元写数据111011011
13、100110110001101111011011110100111101101111011011110110111101101111011011110110111101101100011011100110110001101111011010000000100100011010001010110011110001001101010111100110111101111地址地址00010001控制控制:写写数据数据1000000010000000有以下程序有以下程序main()char*p10=“abc”,“aabdfg”,“dcdbe”,“abbd”,“cd”;printf(“%dn”,strle
14、n(p4);执行后输出结果是执行后输出结果是A)2 B)3 C)4 D)5 2.2 2.2 微处理器的一般结构微处理器的一般结构传传统统的的微微处处理理器器结结构构由由算算术术逻逻辑辑部部件件ALUALU,控控制制电电路路及及寄寄存存器器阵阵列列三三大大部部分分组组成,如下图所示。成,如下图所示。微处理器一般结构框图指令寄存器IR译码器ID操作控制器PLA控制信号片内数据总线片内数据总线通用寄存器组变址寄存器PC程序计数器SP堆栈指示器标志寄存器FR地址缓冲器芯片地址总线数据缓冲器芯片数据总线累加器暂存器ALU一、算术逻辑部件一、算术逻辑部件一、算术逻辑部件一、算术逻辑部件ALU(Arithm
15、etic Logic ALU(Arithmetic Logic Unit)Unit)ALUALU是是执执行行算算术术运运算算、逻逻辑辑运运算算及及移移位位的的装置。装置。ALUALU有有两两个个输输入入端端,一一个个与与累累加加器器相相连连,另另一一端端与与暂暂存存器器相相连连,用用于于存存放放参参加加运运算算的的两两个数。个数。ALUALU的的输输出出端端也也有有两两个个,一一端端将将操操作作结结果果送送回回到到内内部部总总线线再再送送回回累累加加器器,另另一一端端用用于于输输出表示操作结果特征的标志信息。出表示操作结果特征的标志信息。二、寄存器阵列二、寄存器阵列二、寄存器阵列二、寄存器阵列
16、一般包括通用寄存器、累加器、标志寄存器、专用寄存器等。寄存器的使用提升了计算机的功能和程序设计的灵活性。1.1.1.1.通用寄存器组通用寄存器组通用寄存器组通用寄存器组可用于存放数据和地址,有8bit和16bit等,CPU可直接处理这些信息,减少了访问存储器的次数,节省访问内存时间。2.2.2.2.累加器累加器累加器累加器也是数据寄存器,与ALU一起完成各种算术或逻辑运算,运算前作为ALU的一个输入,运算后常用于保存结果。CPU对I/O接口电路的读出或写入一般也是通过累加器进行的。3.3.3.3.标志寄存器标志寄存器标志寄存器标志寄存器在算术或逻辑运算时,为了保存可能发生的进进位位、溢溢出出、
17、符符号号、全全零零及奇奇偶偶性性等状态的变化,微处理器设置标志寄存器。其所存的状态将可作为一种条件,常用于判断是否控制程序转移。4.4.4.4.专用寄存器专用寄存器专用寄存器专用寄存器(1)程序计数器程序计数器PC (Program Counter)它它是是指指令令地地址址寄寄存存器器,其其内内容容指指出出了了现现行行指令在存储器中的存放地址。指令在存储器中的存放地址。注注:当当按按PCPC的的内内容容从从存存储储器器中中取取出出指指令令时时,PCPC的内容自动加的内容自动加1 1。对对单单字字节节指指令令而而言言,则则PCPC指指向向了了下下一一条条指指令令所在的地址。所在的地址。对对多多字
18、字节节指指令令,则则每每取取一一个个字字节节,PCPC自自动动加加1 1,当当取取出出最最后后一一个个指指令令字字节节时时,PCPC仍仍指指向向下一条指令地址。下一条指令地址。(2)堆栈指示器堆栈指示器SP (Stack Pointer)用用于于确确定定堆堆栈栈在在内内存存中中的的具具体体位位置置。SPSP总是指向总是指向栈顶栈顶。(3)变址寄存器变址寄存器 用于变址寻址,也可作通用寄存器。用于变址寻址,也可作通用寄存器。三、控制部件三、控制部件三、控制部件三、控制部件是是整整个个系系统统按按时时序序协协调调操操作作的的功功能能部部件件,包包括括IRIR、IDID定定时时及及产产生生各各种种控
19、控制制信信号号的控制逻辑单元组成。的控制逻辑单元组成。根根据据上上述述结结构构,微微处处理理器器执执行行一一条条指指令的简要过程,如下图所示。令的简要过程,如下图所示。计算机基本工作原理计算机基本工作原理指指令令是是能能被被计计算算机机识识别别并并执执行行的的的的二二进进制制代代码码每一条指令完成一种操作。每一条指令完成一种操作。操作码操作码 操作数操作数 数据传送指令数据传送指令数据处理指令数据处理指令程序控制指令程序控制指令输入输出指令输入输出指令 其它指令其它指令 If Goto And OrCPU内存I/O设备主机对计算机的硬件进行管理等对计算机的硬件进行管理等指令指令 结构结构分分类
20、类操作码操作码:操作类型或性质操作类型或性质操作数操作数:操作的数据或数据的地址操作的数据或数据的地址 NEXT:MOV AH,1 INT 21H CMP AL,a JB PROG2 CMP AL,z JA PROG2 SUB AL,20H MOV DL,AL MOV AH,2 INT 21H JMP NEXTPROG2:问问:1)从键盘输入小写字母)从键盘输入小写字母d时,显示器上显示时,显示器上显示 。2)转向)转向PROG2的条件是:的条件是:。微处理器执行一条指令的简要过程取取 指指 令令 指指 令令 译译 码码 取取 操操 作作 数数 执执 行行 指指 令令 存放运算结果存放运算结果
21、 结束指令?结束指令?结束结束YN(1)PC将指令地址经地址缓冲器送到CPU外部地址总线,然后送到存储器进行地址译码。图中取图中取指令包含以下几个步骤:指令包含以下几个步骤:(2)PC+1PC,同时CPU发出“存储器读”。信号,访问存储器中某一单元。(3)经过几百ns,在外部数据总线上出现指令的第一个字节,即操作码,经由CPU内部数据缓冲器内部总线指令寄存器。(4)对于多字节指令,控制部件还会发出取第二、第三等字节的信号,每次PC+1PC2.3 2.3 程序指令的执行过程程序指令的执行过程人人们们事事先先把把一一条条条条指指令令预预选选输输到到存存储储器器中中,在在执执行行时时,机机器器把把这
22、这些些指指令令一一条条条条地取出来,加以翻译和执行。地取出来,加以翻译和执行。例例如如:若要求机器把两个数7和10相加,其简单程序为:MOVAL,7B0ADDAL,1004HLT F470A逐逐条条按按机机器器码码表表示示在在右右边边,共共5 5个个字字节节,若若存存放放在在地地址址为为00H00H开开始始连连续续5 5个个存存储储单单元元,下面具体介绍其执行过程。下面具体介绍其执行过程。第一条指令的取指过程。第一条指令的取指过程。第一条指令的取指过程。第一条指令的取指过程。0000 00000000 00001011 00000000 01110000 01000000 10101111 0
23、1001011 0000OI2ALUI1ALBLPLAIDIR 1011 0000DB A B+1 EAB CAR D读 FDR0001020304 GPC取第一条指令的操作示意图+100001011 00001011 0000PC的内容的内容(00H)送送AR(Address Register)PC+1 PC (01H)00H经经AB送至存储器,经送至存储器,经地址译码器选中地址译码器选中00H单元。单元。CPU给出读命令。给出读命令。(00H)=B0H 读至读至DB(Data Bus)1011 0000B0H送至送至DR(Data Register)DR把把B0H送送IR经经ID 译码发出
24、对应操作译码发出对应操作 取指令第二字节的过程如下图所示。取指令第二字节的过程如下图所示。0000 00011011 00000000 01110000 01000000 10101111 0100 010000 0111OI2ALUI1 AL0000 0111BLPLAIDIR 0000 0111DB A B+1 EAB CAR D读 FDR GPC 100000 0001取立即数的操作示意图+101 0000 0111PC的内容的内容01H送送ARPC+1 PC (02H)01H经经AB送至存储器,经地送至存储器,经地址译码选中址译码选中01H单元。单元。CPU发出读命令。发出读命令。(0
25、1H)=07H 读至读至DB0000 011107H送送DR AL0000 011107H由由DR通过内部通过内部DB送至送至AL。取第二条指令的第一个字节与第一条指令的第一个字节的取指过程相同。对此指令译码后,知为加法指令,AL的内容为一操作数,另一操作数在指令的第二字节中,其执行过程为:(9)(9)相相相相加加加加结结结结果果果果由由由由ALUALU输输输输出出出出至至至至ALAL中中中中,可可可可类类类类似似似似取第三条指令。取第三条指令。取第三条指令。取第三条指令。(7)(7)DRDR中中中中的的的的数数数数由由由由内内内内部部部部DBDB送送送送到到到到ALUALU的的的的另另另另一
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微处理器 系统
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内