中央处理器PPT讲稿.ppt
《中央处理器PPT讲稿.ppt》由会员分享,可在线阅读,更多相关《中央处理器PPT讲稿.ppt(103页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、中央处理器中央处理器第1页,共103页,编辑于2022年,星期三2本章内容本章内容CPU的结构与功能的结构与功能控制器的功能与设计控制器的功能与设计流水线处理器流水线处理器多发射技术多发射技术多核处理器多核处理器处理器举例处理器举例第2页,共103页,编辑于2022年,星期三38.1 CPU的结构与功能的结构与功能CPU概念概念:CPU是是读取指令,控制并执行指令的读取指令,控制并执行指令的部件部件,该部件不仅要与计算机的其它功能部件进,该部件不仅要与计算机的其它功能部件进行信息交换,还要控制它们的操作。行信息交换,还要控制它们的操作。CPU主要包括主要包括:控制器控制器与与运算器运算器两大功
2、能部件和两大功能部件和寄寄存器组存器组。运算器:算术逻辑单元,负责算术与逻辑运算运算器:算术逻辑单元,负责算术与逻辑运算运算器:算术逻辑单元,负责算术与逻辑运算运算器:算术逻辑单元,负责算术与逻辑运算控制器:控制指令执行的功能部件控制器:控制指令执行的功能部件控制器:控制指令执行的功能部件控制器:控制指令执行的功能部件寄存器组:用于存放结果、状态等数据的存储部件寄存器组:用于存放结果、状态等数据的存储部件寄存器组:用于存放结果、状态等数据的存储部件寄存器组:用于存放结果、状态等数据的存储部件 第3页,共103页,编辑于2022年,星期三48.1 CPU的结构与功能的结构与功能寄存器组寄存器组寄
3、存器功能:在寄存器功能:在CPU中用来保存运算和控中用来保存运算和控制过程中的制过程中的中间结果中间结果、最终结果最终结果以及以及控制、控制、状态信息状态信息。寄存器堆:现代计算机通常有大量的通用寄寄存器堆:现代计算机通常有大量的通用寄存器,在硬件实现的时候,通常将他们放在存器,在硬件实现的时候,通常将他们放在一个单独的模块中,采用存储元件阵列来实一个单独的模块中,采用存储元件阵列来实现,这个模块称为寄存器堆。现,这个模块称为寄存器堆。第4页,共103页,编辑于2022年,星期三58.1 CPU的结构与功能的结构与功能寄存器组寄存器组通用寄存器通用寄存器u这是一组程序员可以访问的多功能的寄存器
4、,这是一组程序员可以访问的多功能的寄存器,可以存放数据,也可以做一些专用的数据或可以存放数据,也可以做一些专用的数据或存储地址,如存储地址,如R0Rn-1地址寄存器地址寄存器u用于存放基址地址或变址地址或堆栈指针的用于存放基址地址或变址地址或堆栈指针的专用处理器。在有些系统中可能会将某些通专用处理器。在有些系统中可能会将某些通用寄存器指定为地址寄存器。用寄存器指定为地址寄存器。暂存器暂存器u有些系统具有临时存放数据的暂存器有些系统具有临时存放数据的暂存器TEMP第5页,共103页,编辑于2022年,星期三68.1 CPU的结构与功能的结构与功能寄存器组寄存器组控制寄存器控制寄存器uMAR:存储
5、器地址寄存器存储器地址寄存器存放将被访问的存储器单元的地址存放将被访问的存储器单元的地址uMDR:存储器数据寄存器存储器数据寄存器存放要写入存储器或从存储器读出的数据存放要写入存储器或从存储器读出的数据uPC:程序计数器程序计数器存放下一条要取出的指令的地址存放下一条要取出的指令的地址uIR:指令寄存器指令寄存器存放当前取出准备执行的指令存放当前取出准备执行的指令第6页,共103页,编辑于2022年,星期三78.1 CPU的结构与功能的结构与功能寄存器组寄存器组控制寄存器控制寄存器uY:暂存输入暂存输入ALU的数据的数据uZ:暂存暂存ALU的输出结果的输出结果状态寄存器(条件码寄存器)状态寄存
6、器(条件码寄存器)u条件码寄存器条件码寄存器存放进位、溢出等条件码存放进位、溢出等条件码uPSW:程序状态字寄存器程序状态字寄存器存放程序状态字存放程序状态字第7页,共103页,编辑于2022年,星期三88.1 CPU的结构与功能的结构与功能寄存器组织寄存器组织使用寄存器要注意:使用寄存器要注意:u了解地址寄存器和数据寄存器的长度了解地址寄存器和数据寄存器的长度u了解通用寄存器有无特殊指派或特殊用法了解通用寄存器有无特殊指派或特殊用法u了解专用寄存器的用法了解专用寄存器的用法u了解寄存器的数量了解寄存器的数量u程序员可见的寄存器程序员可见的寄存器通用寄存器、地址寄存器、条件码寄存器通用寄存器、
7、地址寄存器、条件码寄存器(部分可见)、(部分可见)、PC第8页,共103页,编辑于2022年,星期三9CPU内部结构内部结构 CPU内部总线内部总线 返回8.1 CPU的结构与功能的结构与功能CPU的内部结构的内部结构第9页,共103页,编辑于2022年,星期三108.1 CPU的结构与功能的结构与功能CPU与主存间通信与主存间通信存储结构存储结构存储结构存储结构uu冯冯冯冯 诺依曼式诺依曼式诺依曼式诺依曼式 代码与数据存放在同一个存储体中代码与数据存放在同一个存储体中代码与数据存放在同一个存储体中代码与数据存放在同一个存储体中uu哈佛式哈佛式哈佛式哈佛式 代码与数据分别放在不同的存储体中代码
8、与数据分别放在不同的存储体中代码与数据分别放在不同的存储体中代码与数据分别放在不同的存储体中CPUCPU与主存间通信方式与主存间通信方式与主存间通信方式与主存间通信方式解决解决解决解决CPUCPU与主存间速度不匹配与主存间速度不匹配与主存间速度不匹配与主存间速度不匹配问题问题问题问题uu同步同步同步同步 用一条公共时钟线让两者同频工作用一条公共时钟线让两者同频工作用一条公共时钟线让两者同频工作用一条公共时钟线让两者同频工作uu异步异步异步异步 通过一个通过一个通过一个通过一个“存储器操作完成存储器操作完成存储器操作完成存储器操作完成”(MFCMFC)信号让)信号让)信号让)信号让CPUCPU等
9、待存储器操作等待存储器操作等待存储器操作等待存储器操作的结束。的结束。的结束。的结束。第10页,共103页,编辑于2022年,星期三118.1 CPU的结构与功能的结构与功能CPU的基本功能的基本功能存储器读存储器读:读取某一主存单元的内容,并将:读取某一主存单元的内容,并将其装入某一个其装入某一个CPU寄存器;读出来的可能是寄存器;读出来的可能是数据也可能是指令数据也可能是指令存储器写存储器写:把一个数据字从某一:把一个数据字从某一CPU寄存寄存器存入给定的主存单元中;器存入给定的主存单元中;寄存器传送寄存器传送:把一个数据字从某一:把一个数据字从某一CPU寄寄存器送到另一个寄存器或者存器送
10、到另一个寄存器或者ALU;运算运算:进行一个算术运算或逻辑运算,将结:进行一个算术运算或逻辑运算,将结果送入某一果送入某一CPU寄存器或存储器寄存器或存储器。第11页,共103页,编辑于2022年,星期三128.1 CPU的结构与功能的结构与功能CPU的基本功能的基本功能存储器读:存储器读:uuCPUCPU向主存向主存向主存向主存发送地址发送地址发送地址发送地址和和和和读信号读信号读信号读信号;例:从内存读取一字节例:从内存读取一字节 R2 (R1)t1:R1out,MARint2:Readt3:WMFC;等待等待MFC信号信号t4:MDRout,R2in第12页,共103页,编辑于2022年
11、,星期三138.1 CPU的结构与功能的结构与功能CPU基本功能基本功能存储器写存储器写存储器写存储器写uu主存地址装入主存地址装入主存地址装入主存地址装入MARMAR,数据字节装入,数据字节装入,数据字节装入,数据字节装入MDRMDR,然后向存,然后向存,然后向存,然后向存储器发一个储器发一个储器发一个储器发一个“写写写写”信号。信号。信号。信号。例:把一个字写入主存,数据字放在寄存器例:把一个字写入主存,数据字放在寄存器R2中,主存单元中,主存单元地址放在地址放在R1中中 t1:R1out,MARin t2:R2out,MDRin t3:Write t4:WMFC第13页,共103页,编辑
12、于2022年,星期三148.1 CPU的结构与功能的结构与功能CPU基本功能基本功能通用寄存器之间传送数据通用寄存器之间传送数据 例:例:MOV R4,R1R1out,R4in进行算术和逻辑运算并保存进行算术和逻辑运算并保存结果至寄存器或存储器结果至寄存器或存储器 例:例:ADD R3,R1,R2 R3 (R1)+(R2)t1:R1out,Yint2:R2out,ADD,Zint3:Zout,R3in第14页,共103页,编辑于2022年,星期三158.1 CPU的结构与功能的结构与功能数据通路数据通路概念:数据在功能部件之间传送的路径称为概念:数据在功能部件之间传送的路径称为数据通路数据通路
13、。运算器与各寄存器之间的传送路。运算器与各寄存器之间的传送路径就是中央处理器内部数据通路。径就是中央处理器内部数据通路。u“数据通路数据通路”描述了信息从什么地方开始,描述了信息从什么地方开始,中间经过哪个寄存器或多路开关,最后传送中间经过哪个寄存器或多路开关,最后传送到哪个寄存器及数据流动时候的控制。到哪个寄存器及数据流动时候的控制。功能:实现功能:实现CPU内部的运算器和寄存器以内部的运算器和寄存器以及寄存器之间的数据交换。及寄存器之间的数据交换。第15页,共103页,编辑于2022年,星期三168.1 CPU的结构与功能的结构与功能数据通路数据通路基本结构基本结构基本结构基本结构uuCP
14、UCPU内部总线方式内部总线方式内部总线方式内部总线方式:将所有的寄存器的输入端和输:将所有的寄存器的输入端和输:将所有的寄存器的输入端和输:将所有的寄存器的输入端和输出端都连接到一条或多条公共的通路上,结构简单,出端都连接到一条或多条公共的通路上,结构简单,出端都连接到一条或多条公共的通路上,结构简单,出端都连接到一条或多条公共的通路上,结构简单,但是数据传输存在较多的冲突现象,性能较低。如果但是数据传输存在较多的冲突现象,性能较低。如果但是数据传输存在较多的冲突现象,性能较低。如果但是数据传输存在较多的冲突现象,性能较低。如果连接各部件的总线只有一条,则称连接各部件的总线只有一条,则称连接
15、各部件的总线只有一条,则称连接各部件的总线只有一条,则称单总线结构单总线结构单总线结构单总线结构;如果;如果;如果;如果CPUCPU中有两条或更多的总线,则构成中有两条或更多的总线,则构成中有两条或更多的总线,则构成中有两条或更多的总线,则构成双总线结构双总线结构双总线结构双总线结构和和和和多总线结构多总线结构多总线结构多总线结构。在双总线或多总线结构中,数据的传。在双总线或多总线结构中,数据的传。在双总线或多总线结构中,数据的传。在双总线或多总线结构中,数据的传递可以同时进行。递可以同时进行。递可以同时进行。递可以同时进行。uu专用数据通路方式专用数据通路方式专用数据通路方式专用数据通路方式
16、(不采用(不采用(不采用(不采用CPUCPU内部总线方式):根内部总线方式):根内部总线方式):根内部总线方式):根据指令执行过程中的数据和地址的流动方向安排连接据指令执行过程中的数据和地址的流动方向安排连接据指令执行过程中的数据和地址的流动方向安排连接据指令执行过程中的数据和地址的流动方向安排连接线路,避免使用共享的总线,性能比较高,但硬件量线路,避免使用共享的总线,性能比较高,但硬件量线路,避免使用共享的总线,性能比较高,但硬件量线路,避免使用共享的总线,性能比较高,但硬件量大。大。大。大。图1图2第16页,共103页,编辑于2022年,星期三17例例1 CPU结构如图,其中有一个累加寄存
17、器结构如图,其中有一个累加寄存器AC、一个状态、一个状态寄存器;各部分之间的连线表示数据通路,箭头表示寄存器;各部分之间的连线表示数据通路,箭头表示信息转送方向。要求:信息转送方向。要求:(1)标明图中)标明图中a,b,c,d四个寄存器的名称。四个寄存器的名称。(2)简述指令从主存储器取到控制器的数据通路。)简述指令从主存储器取到控制器的数据通路。(3)简述数据在运算器和主存之间进行存)简述数据在运算器和主存之间进行存/取访问的数据取访问的数据通路。通路。第17页,共103页,编辑于2022年,星期三18第18页,共103页,编辑于2022年,星期三19解解:(1)a:存储数据寄存器存储数据寄
18、存器MDR;b:指令寄存器指令寄存器IR;c:存储地址寄存器存储地址寄存器MAR;d:程序计数器程序计数器PC。(2)M IR 控制器控制器(3)读:)读:M MDR ALU AC;写:写:AC MDR M问题:问题:(1)标明图中)标明图中a,b,c,d四个寄存器的名称。四个寄存器的名称。(2)简述指令从主存储器取到控制器的数据通路。)简述指令从主存储器取到控制器的数据通路。(3)简述数据在运算器和主存之间进行存)简述数据在运算器和主存之间进行存/取访问取访问的数据通路。的数据通路。第19页,共103页,编辑于2022年,星期三208.1 CPU的结构与功能的结构与功能一条指令的完整执行过程
19、一条指令的完整执行过程1.1.取指阶段取指阶段取指阶段取指阶段,CPUCPU从内存中读取指令,程序计数器从内存中读取指令,程序计数器从内存中读取指令,程序计数器从内存中读取指令,程序计数器保存要被取出的下一条指令的地址,除非遇到跳保存要被取出的下一条指令的地址,除非遇到跳保存要被取出的下一条指令的地址,除非遇到跳保存要被取出的下一条指令的地址,除非遇到跳转指令等情况,否则,转指令等情况,否则,转指令等情况,否则,转指令等情况,否则,PCPC一般都是在每次取指一般都是在每次取指一般都是在每次取指一般都是在每次取指后加上一个增量(当前指令的字节数);后加上一个增量(当前指令的字节数);后加上一个增
20、量(当前指令的字节数);后加上一个增量(当前指令的字节数);2.2.分析阶段分析阶段分析阶段分析阶段,对取出的指令解释指令的功能,分析,对取出的指令解释指令的功能,分析,对取出的指令解释指令的功能,分析,对取出的指令解释指令的功能,分析操作数地址。这一阶段也称为译码操作数地址。这一阶段也称为译码操作数地址。这一阶段也称为译码操作数地址。这一阶段也称为译码3.3.执行阶段执行阶段执行阶段执行阶段,执行译码好的指令,这期间可能会读写,执行译码好的指令,这期间可能会读写,执行译码好的指令,这期间可能会读写,执行译码好的指令,这期间可能会读写存储器或端口来获取操作数或者存放结果。存储器或端口来获取操作
21、数或者存放结果。存储器或端口来获取操作数或者存放结果。存储器或端口来获取操作数或者存放结果。注意,阶段可能会分的更细,如取指、译码、执行、访存、回写等,如酷睿注意,阶段可能会分的更细,如取指、译码、执行、访存、回写等,如酷睿注意,阶段可能会分的更细,如取指、译码、执行、访存、回写等,如酷睿注意,阶段可能会分的更细,如取指、译码、执行、访存、回写等,如酷睿分了分了分了分了1414个阶段,个阶段,个阶段,个阶段,Pentium 4Pentium 4分了分了分了分了2121甚至甚至甚至甚至3232阶段阶段阶段阶段第20页,共103页,编辑于2022年,星期三21 考虑一条比较简单的指令:考虑一条比较
22、简单的指令:Add R1,(,(R3)执行这条指令需要下列动作:执行这条指令需要下列动作:(1)取指令;)取指令;(2)取第一个操作数)取第一个操作数(由由R3指出的存储单元的内容指出的存储单元的内容);(3)完成加法运算;)完成加法运算;(R1+(R3)(4)结果存入)结果存入R1中。中。8.1 CPU的结构与功能的结构与功能第21页,共103页,编辑于2022年,星期三22 指令指令Add R1,(R3)的执行控制序列的执行控制序列返回微指令步步 动作动作动作动作 说明说明说明说明 1 PCout,MARin,Read,Clear Y,1=C0,Add,Zin ;取指,;取指,(PC)+1
23、 2 Zout,PCin,WMFC;(PC)+1=PC 3 MDRout,IRin;指令;指令=IR 4 R3out,MARin,Read;取数据;取数据 5 R1out,Yin,WMFC;(R1)=Y 6 MDRout,Add,Zin;相加;相加 7 Zout,R1in,End;结果;结果=R1 返回微程序概念第22页,共103页,编辑于2022年,星期三23步步 动作动作1 PCout,MARin,Read,Clear Y,1=C0,Add,Zin2 Zout,PCin,WMFC3 MDRout,IRin4 PCout,Yin5 (IRIR的偏移字段的偏移字段的偏移字段的偏移字段)out,
24、Add,Zin6 Zout,PCPCinin,End 条件转移指令条件转移指令BRN的情况的情况 上述控制序列中第上述控制序列中第4步应改为:步应改为:If N=0 then End ;N为符号位为符号位 If N=1 then PCout,Yin 无条件转移无条件转移(相对相对)指令指令BR的控制序列的控制序列返回第23页,共103页,编辑于2022年,星期三248.2 控制器的功能与设计控制器的功能与设计指令周期、机器周期、时钟周期指令周期、机器周期、时钟周期指令周期指令周期:执行一条指令所需要的时间称为:执行一条指令所需要的时间称为指令周期,指令周期,一般包括三个子周期。一般包括三个子周
25、期。u取指令周期取指令周期:在指令周期开始之时,根据:在指令周期开始之时,根据PC值将指令从存储器中取出放进值将指令从存储器中取出放进IR中。中。u间址周期间址周期:从存储器取出操作数,受操作数:从存储器取出操作数,受操作数数目,寻址方式影响,如果无需从存储器读数目,寻址方式影响,如果无需从存储器读取操作数,则无此子周期。取操作数,则无此子周期。u执行周期执行周期:根据操作码完成指令的执行。:根据操作码完成指令的执行。第24页,共103页,编辑于2022年,星期三258.2 控制器的功能与设计控制器的功能与设计指令周期、机器周期、时钟周期指令周期、机器周期、时钟周期典型指令的指令周期典型指令的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 中央处理器 PPT 讲稿
限制150内