第2章+微处理器与总线.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第2章+微处理器与总线.ppt》由会员分享,可在线阅读,更多相关《第2章+微处理器与总线.ppt(128页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、信息工程学院通信工程系120 十二月 2022第二章第二章微处理器与总线微处理器与总线 教学内容:教学内容:以以Intel80 x86系列处理器中的三种典型系列处理器中的三种典型CPU(8088,80396和和Penium4)为例,介绍)为例,介绍微处理器的结构及其微处理器的结构及其工作原理工作原理。并简要介绍。并简要介绍总线的一般概念、主要功能及常总线的一般概念、主要功能及常用的总线接口标准。用的总线接口标准。信息工程学院通信工程系220 十二月 2022教学目标:教学目标:l 了解微处理器的一般结构和功能了解微处理器的一般结构和功能l 理解理解8088CPU8088CPU的外部引线及主要引
2、脚功能的外部引线及主要引脚功能l 深入理解深入理解80888088和和Pentium 4 CPUPentium 4 CPU的三种工作模式的三种工作模式l 了解了解80888088和和Pentium 4 CPUPentium 4 CPU的结构特点的结构特点l 了解流水线技术的一般概念了解流水线技术的一般概念l 理解总线的一般概念、分类方法及主要功能理解总线的一般概念、分类方法及主要功能l 了解现代微机系统的总线结构了解现代微机系统的总线结构l 了解常用的系统总线了解常用的系统总线和外设总线标准和外设总线标准信息工程学院通信工程系320 十二月 20222.1微处理器概述微处理器概述2.28088
3、/8086微处理器微处理器2.380386微处理器微处理器2.4Pentium4微处理器微处理器2.5总线总线信息工程学院通信工程系420 十二月 20222.1微处理器概述微处理器概述计算机基本结构计算机基本结构信息工程学院通信工程系520 十二月 2022微处理器(微处理器(CPUCPU)基本功能:)基本功能:l算术算术运算运算和逻辑和逻辑运算运算 对对指令指令进行译码、寄存并执行指令所规定的操作进行译码、寄存并执行指令所规定的操作具有与存储器和具有与存储器和I/OI/O接口进行数据通信的接口进行数据通信的能力能力少量数据的暂存少量数据的暂存能够提供同系统所需的能够提供同系统所需的定时定时
4、和和控制控制信号信号能够相应输入输出设备发出的能够相应输入输出设备发出的中断中断请求请求运算器运算器控制器控制器寄存器组寄存器组总线接口总线接口信息工程学院通信工程系620 十二月 20221 1 运算器运算器运算器是运算器是计计算机用来算机用来进进行算行算术逻辑术逻辑运算的部件运算的部件运算器的核心是加法器运算器的核心是加法器基本功能:基本功能:1 1对对二二进进制代制代码进码进行加、减、乘、除基本运算行加、减、乘、除基本运算 2 2对对二二进进制代制代码进码进行行“与与”、“或或”、“非非”等等逻辑逻辑运算运算 3 3完成数据信息的完成数据信息的传传送送运运算算器器组组成成:算算术术逻逻辑
5、辑运运算算单单元元ALUALU,内内部部总总线线,通通用用寄寄存存器器组组,输输入多路开关和数据入多路开关和数据锁锁存器存器,输出移位多路开关输出移位多路开关信息工程学院通信工程系720 十二月 2022单总线单总线结构结构三总线三总线结构结构双总线双总线结构结构信息工程学院通信工程系820 十二月 20222 2 控制器控制器 l控控制制器器用用于于计计算算机机硬硬件件系系统统中中,指指挥挥、协协调调各各部部件件的工作,是整个的工作,是整个计计算机的中枢算机的中枢l基本功能:基本功能:指令控制、指令控制、时时序控制、操作控制序控制、操作控制指令控制指令控制取指令取指令分析指令分析指令执行指令
6、执行指令时序控制时序控制指令周期指令周期时钟周期时钟周期机器周期机器周期信息工程学院通信工程系920 十二月 2022操作控制操作控制程序计数器程序计数器时序控制部件时序控制部件指令译码器指令译码器指令计存器指令计存器微控制控制部件微控制控制部件Programcounter,PCInstructionregister,IRInstructiondecoder,ID输入输出控制输入输出控制中断处理中断处理中断处理中断处理1微操作微操作2微指令微指令信息工程学院通信工程系1020 十二月 2022图2-3 控制器结构示意图信息工程学院通信工程系1120 十二月 20223 3 寄存器组寄存器组 寄
7、存器组是寄存器组是CPUCPU内部的若干个存储单元内部的若干个存储单元分分为为专专用用寄寄存存器器和和通通用用寄寄存存器器,专专用用寄寄存存器器的的作作用用是是固固定定的的,如如堆堆栈栈指指针针、标标志志寄寄存存器器等等,通通用用寄寄存存器可有多种用途器可有多种用途寄存器的数目因微处理器而定寄存器的数目因微处理器而定寄寄存存器器组组作作用用:暂暂存存数数据据,避避免免频频繁繁访访问问内内存存,缩缩短指令长度和执行时间,给编程带来方便短指令长度和执行时间,给编程带来方便信息工程学院通信工程系1220 十二月 2022微处理器典型结构微处理器典型结构信息工程学院通信工程系1320 十二月 2022
8、微处理器简化结构微处理器简化结构微处理器简化结构微处理器简化结构信息工程学院通信工程系1420 十二月 20222.28088/8086微处理器微处理器8088、8086基本基本类似类似16位位CPU、AB宽度宽度20位位差别:差别:指令预取队列:指令预取队列:8088为为4字节,字节,8086为为6字节字节数据总线引脚:数据总线引脚:8088有有8根,根,8086有有16根根控制线引脚:控制线引脚:8088为为IO/M,而,而8086为为M/IO8088为准为准16位位CPU,内部,内部DB为为16位,但外部仅为位,但外部仅为8位,位,16位位数据要分两次传送数据要分两次传送本课程主要介绍本
9、课程主要介绍8088(IBMPC采用)采用)信息工程学院通信工程系1520 十二月 20222.2.18088/8086CPU的特点的特点2.2.28088CPU的外部引线及其功能的外部引线及其功能2.2.38088/8086CPU功能结构功能结构2.2.48088/8086CPU的存储器组织的存储器组织2.2.58088/8086CPU的工作时序的工作时序信息工程学院通信工程系1620 十二月 20222.2.18088/8086CPU的特点的特点1.8088/8086的指令流水线的指令流水线2.内存的分段管理技术内存的分段管理技术3.支持多处理器系统支持多处理器系统信息工程学院通信工程系1
10、720 十二月 20221.8088/8086的指令流水线的指令流水线取指令指令译码读取操作数执行指令存放结果信息工程学院通信工程系1820 十二月 2022传统微处理器的指令执行过程传统微处理器的指令执行过程(串行)(串行)8086CPU的指令执行过程(并行)的指令执行过程(并行)信息工程学院通信工程系1920 十二月 20222.内存的分段管理技术内存的分段管理技术l8088/8086CPU的内部结构都是的内部结构都是16位的,即内部的寄存器位的,即内部的寄存器只能存放只能存放16位二进制码,内部的总线同时也只能传送位二进制码,内部的总线同时也只能传送16位二进位二进制码。如果用二进制码表
11、示地址,则制码。如果用二进制码表示地址,则8088/8086就只能产生就只能产生64k个地址,亦即最多能够管理个地址,亦即最多能够管理64K个内存单元。个内存单元。l分段管理方法:分段管理方法:将内存地址空间分为多个逻辑段,每个逻将内存地址空间分为多个逻辑段,每个逻辑段最大为辑段最大为64K个单元。个单元。l段内每个单元的地址码(段内每个单元的地址码(偏移地址偏移地址或或相对地址相对地址)l每个段设置每个段设置段地址段地址,以区分不同的逻辑段,以区分不同的逻辑段信息工程学院通信工程系2020 十二月 20223.支持多处理器系统支持多处理器系统8088可工作于两种模式下,即:可工作于两种模式下
12、,即:最小模式最小模式和和最大模式最大模式。最小模式为单处理机模式。最小模式为单处理机模式。此时此时CPU仅止持有由少量设仅止持有由少量设备组成的单处理机系统而不支持多处理器结构。控制信备组成的单处理机系统而不支持多处理器结构。控制信号总线的信号由号总线的信号由8088CPU直接产生。直接产生。最大模式为多处理机模式最大模式为多处理机模式,此时,此时CPU能支持系统总线上能支持系统总线上的多个处理器,由的多个处理器,由总线控制器总线控制器提供所有总线控制信号和提供所有总线控制信号和命令信号。命令信号。信息工程学院通信工程系2120 十二月 20222.2.2 2.2.2 8088CPU的外部引
13、线及其功能的外部引线及其功能8088和和8086CPU都具有都具有40条引脚,条引脚,采用采用双列直插式封装双列直插式封装为了减少芯片的引线,为了减少芯片的引线,8088的许多引脚具有双的许多引脚具有双重定义和功能,采用重定义和功能,采用分时复用分时复用方式工作,即在方式工作,即在不同时刻,这些引线上的信号是不相同的不同时刻,这些引线上的信号是不相同的8088的的最大最大和和最小两种工作模式最小两种工作模式可以通过引脚可以通过引脚选择选择信息工程学院通信工程系2220 十二月 2022测试信号测试信号:执行执行WAIT指令,指令,CPU处于空转等待处于空转等待;TEST有效时有效时,结束等待状
14、态。结束等待状态。地址地址/数据线数据线地址地址/状态线复用状态线复用非屏蔽中断非屏蔽中断可屏蔽中断请求可屏蔽中断请求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号总线保持请求信号总线保持响应信号总线保持响应信号写信号写信号数据发送数据发送/接收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址锁存信号地址锁存信号中断响中断响应信号应信号外部同步控制输入信号外部同步控制输入信号:表示内存或表示内存或I/O设备准备好,设备准备好,可以进行数据传输。可以进行数据传输。存储器存储器/IO控
15、制信号控制信号=0,选中存储器选中存储器=1,选中选中IO接口接口系统状态输出系统状态输出最小模式下的引线最小模式下的引线信息工程学院通信工程系2320 十二月 2022总线周期信号总线周期信号详见附录详见附录B总线请求总线请求总线响应总线响应封锁信号输出封锁信号输出指令队列指令队列状态输出状态输出highHIGH最大模式下的引线最大模式下的引线 信息工程学院通信工程系2420 十二月 20222.2.3 8088/8086 CPU 2.2.3 8088/8086 CPU 功能结构功能结构18088/8086 CPU 8088/8086 CPU 内部结构内部结构8086/80888086/80
16、88CPUCPU从功能上来说分成两大部分:从功能上来说分成两大部分:总线接口单元:总线接口单元:BIUBIU(Bus Interface UnitBus Interface Unit)执行单元:执行单元:EU EU(Execution UnitExecution Unit)BIUBIU作作用用:负负责责与与存存储储器器的的接接口口,即即8088/80868088/8086CPUCPU与存储器之间的信息传送,都是由与存储器之间的信息传送,都是由BIUBIU进行的进行的 EUEU作作用用:负负责责执执行行、分分析析指指令令,暂暂存存中中间间运运算算结结果并保留结果的特征。果并保留结果的特征。信息工
17、程学院通信工程系2520 十二月 20228088CPU处理器内部结构框图处理器内部结构框图信息工程学院通信工程系2620 十二月 2022l一条命令的执行过程:一条命令的执行过程:取指令取指令取操作数(如果需要)取操作数(如果需要)执行指令执行指令写入存储器写入存储器8088出现以前,以上步骤顺序执行(出现以前,以上步骤顺序执行(串行串行)8088内内部部有有BIU、EU两两个个独独立立单单元元,可可独独立立完完成成总总线线操操作作和和执执行行指指令令的的任任务务,即即两两个个单单元元可可重重叠叠工工作作,指指令令队队列列的的存存在在使使8088/8086的的BIU、EU并并行行工工作作,减
18、减少少了了CPU为为取取指指令令而而等等待待的的时时间间,提提高高了了CPU的的利利用用率率,接接快快了了整整机机的的运运行行速速度度。另外也降低了对存储器存取速度的要求。另外也降低了对存储器存取速度的要求。“流水线流水线”就是两次重叠或多次重叠操作就是两次重叠或多次重叠操作信息工程学院通信工程系2720 十二月 2022BIU中的中的地址加法器地址加法器用来产生用来产生20位的物理地址。位的物理地址。因为因为8086/8088的寄存器都是的寄存器都是16位的,无法装载位的,无法装载20位位的物理地址。为了解决这个问题,的物理地址。为了解决这个问题,8086/8088采用了采用了将地址空间分段
19、的方法,即将将地址空间分段的方法,即将220=1MB的地址空间分的地址空间分为若干个为若干个64KB的段,然后用的段,然后用段基址段基址加上加上段内偏移段内偏移来来访问物理存储器。访问物理存储器。地址线和内存大地址线和内存大小及管理的关系小及管理的关系信息工程学院通信工程系2820 十二月 2022高地址高地址低地址低地址段基址段基址段基址段基址段基址段基址段基址段基址最大最大64KB,最小,最小16B段段i-1段段i段段i+1存储器分段存储器分段信息工程学院通信工程系2920 十二月 2022段基地址段基地址和和段内段内偏移偏移组成了组成了逻辑地址逻辑地址段地址段地址偏移地址偏移地址(偏移量
20、偏移量)格式为:格式为:段地址段地址:偏移地址偏移地址物理地址物理地址=段基地址段基地址16+偏移地址偏移地址60002H00H12H60000H0 0 0 0段基地址(段基地址(16位)位)段首地址段首地址偏移地址=0002H逻辑地址逻辑地址信息工程学院通信工程系3020 十二月 2022BIU中的中的地址加法器地址加法器用来实现用来实现逻辑地址逻辑地址到到物理地址物理地址的变换的变换8088可同时访问可同时访问4个段,个段,4个段寄存器中的内容指示了每个段寄存器中的内容指示了每个段的基地址个段的基地址段基址段基址段内偏移段内偏移物理地址物理地址+16位20位0000信息工程学院通信工程系3
21、120 十二月 20222.8088/8086CPU的内部寄存器的内部寄存器8086CPU中可供编程使用的有中可供编程使用的有14个个16位寄存器,按其用途可分位寄存器,按其用途可分为为3类:类:通用寄存器通用寄存器、段寄存器段寄存器、指针和、指针和标志寄存器标志寄存器,如所示。,如所示。累加器累加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器基址寄存器计数寄存器计数寄存器数据寄存器数据寄存器堆栈指针寄存器堆栈指针寄存器基址指针寄存器基址指针寄存器源变址寄存器源变址寄存器目的变址寄存器目的变址寄存器指令指针寄存器指令指针寄存器标志寄存器标志寄存器代码
22、段寄存器代码段寄存器段寄存器段寄存器附加段寄存器附加段寄存器堆栈段寄存器堆栈段寄存器数据寄存器数据寄存器地址指针和地址指针和变址寄存器变址寄存器控制寄存器控制寄存器通用寄存器通用寄存器数据段寄存器数据段寄存器8086/80888086/8088CPUCPU的内的内的内的内部寄存器部寄存器部寄存器部寄存器信息工程学院通信工程系3220 十二月 20224 4个个数数据据寄寄存存器器:累累加加器器AXAX、基基址址寄寄存存器器BXBX、计计数数寄寄存存器器CXCX、数据寄存器数据寄存器DXDX特特点点:可可分分为为高高8 8位位(AHAH、BHBH、CHCH和和DHDH)和和低低8 8位位(ALA
23、L、BLBL、CLCL和和DLDL),这这两两组组8 8位位寄寄存存器器能能分分别别寻寻址址。这这样样,可可以以将将数数据寄存器当作一个据寄存器当作一个1616位寄存器,也可用作两个位寄存器,也可用作两个8 8位寄存器位寄存器可可以以用用来来存存放放8 8位位或或1616位位二二进进制制操操作作数数,这这些些操操作作数数可可以以是参加操作数、中间结果、操作数地址是参加操作数、中间结果、操作数地址大多数算术和逻辑运算指令可以使用这些寄存器大多数算术和逻辑运算指令可以使用这些寄存器数据寄存器数据寄存器信息工程学院通信工程系3320 十二月 20224 4个个:堆堆栈栈指指针针SPSP、基基址址指指
24、针针BPBP、源源变变址址寄寄存存器器SISI、目的目的变变址寄存器址寄存器DIDI这这4 4个个1616位位寄寄存存器器只只能能按按1616位位进进行行存存取取操操作作,主主要要用用来来形形成成操操作作数数的的地地址址,用用于于堆堆栈栈操操作作和和变变址址运运算中算中计计算操作数和有效地址算操作数和有效地址SPSP、BPBP用用于于堆堆栈栈操操作作,SPSP用用来来确确定定堆堆栈栈在在内内存存中中的的地地址址,BPBP用用来来存存放放在在现现行行堆堆栈栈段段的的一一个个数数据据区区的的“基址基址”S SI I、DIDI用于用于变变址操作,址操作,存放存放变变址地址址地址地址指针和变址寄存器地
25、址指针和变址寄存器信息工程学院通信工程系3420 十二月 2022IP:Instruction PointerIP:Instruction Pointer1616位位专专用用寄寄存存器器,IPIP指指向向当当前前需需要要取取出出的的指指令令字字节节的偏移地址的偏移地址当当BIUBIU从从内内存存中中取取出出一一个个指指令令字字节节后后,IPIP自自动动加加l l,指向下一个字指向下一个字节节IPIP指指向向的的是是指指令令地地址址的的段段内内地地址址偏偏移移量量,又又称称偏偏移地址或有效地址移地址或有效地址程程序序员员不不能能对对IP进进行行存存取取操操作作,程程序序中中的的转转移移指指令、返
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微处理器 总线
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内