6_集成触发器及其应用电路设计与计数译码显示电路.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《6_集成触发器及其应用电路设计与计数译码显示电路.ppt》由会员分享,可在线阅读,更多相关《6_集成触发器及其应用电路设计与计数译码显示电路.ppt(40页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、 集成触发器及其应用电路设计 和计数、译码、显示电路一、实验目的1、了解各类型触发器的基本工作原理和逻辑功能。2、掌握JK触发器、D触发器之间相互转换的方法,以及JK触发器构成简单时序逻辑电路的方法。3、理解二分频、四分频等概念,掌握用双踪示波器测量多个波形的方法。4、掌握中规模集成计数器CC40161(或74LS161)的逻辑功能。5、掌握几种译码器和共阴极七段数码管的逻辑功能和使用方法。6、学习利用几种集成电路设计某进制显示电路的方法。二、集成触发器实验原理o触发器触发器是一种具有记忆记忆功能、能够存放数字信息的电,是构成时序逻辑电路的基本部件o触发器具有二二个稳定的状态:0 状态和 1状
2、态o在外加信号作用下,触发器的状态可以转换,信号作用前的状态称为现态(或者初态),用Qn表示。信号作用后的状态称为次态,用Qn+1表示o触发器按其功能分可分为:R-S 触发器、J-K 触发器、D 触发器、T 触发器和 T 触发器等几个基本概念:触发形式分为电平触发和边沿触发,所谓电平触发,即电平变为某一要求的状态时,输出状态发生变化;所谓边沿触发,即电平由一种状态向另一种状态发生变化的瞬间,输出状态发生变化。初态与次态,这都是以器件的输出情况来说的,在输入信号发生变化前,其输出状态定义为初始态,简称初态;输入信号发生变化后,其输出状态定义为次生态,简称次态。初态与次态是一个相对的概念。分频,将
3、器件输出信号的频率f,与时钟信号的频率fcp进行比较,当时,就说该器件或电路实现了对时钟信号的N分频,常见的分频有二分频、三分频、四分频等。各分频电路可以进行一定的串联,这样就可以实现需要的多分频电路。触发器的逻辑功能 o 对于JK触发器,状态方程为 。o J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。与为两个互补输出端。通常把0、1的状态定为触发器“0”状态;而把1、0定为“1”状态。JK触发器常被用作缓冲存储器,移位寄存器和计数器。o 对于D触发器,其状态方程为Qn+1Dn,o 其输出状态的更新发生在CP脉冲的上升沿,故又称为上升沿触发的边
4、沿触发器,触发器的状态只取决于时钟到来前D端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。CC4027简介 双上升沿JK触发器CC4027引脚图输输入入输输出出S SR RCPCPJJKKQ Qn n1 11 10 01 10 01 10 01 11 10 00 00 00 0Q Qn n0 00 01 10 01 10 00 00 01 10 00 00 01 11 1n0 00 0Q Qn noCC4027是由CMOS传输门构成的边沿型JK触发器,它是上
5、升沿触发上升沿触发的双JK触发器。oCMOS触发器的直接置位S和复位输入端R是高电平有效,当S1(或R1)时,触发器将不受其它输入端所处状态的影响,使触发器直接接置1(或置0)。但直接置位、复位输入端S和R必须遵守RS0的约束条件。CMOS触发器在按逻辑功能工作时,S和R必须均置0。1、JK T (已有(已有 FF 的特性方程)的特性方程)+KQ+KQn nQQn+1n+1=JQ=JQn n (待求待求FF 的特性方程)的特性方程)QQn+1n+1=T=TQQn n J=T;K=T QQn+1n+1=T.Q=T.Qn n+T.Q+T.Qn nJK 触发器触发器转换到其他类型转换到其他类型触发器
6、触发器的的方法方法TCPQQ1J 1KC12、JK D (已有(已有 FF 的特性方程)的特性方程)+KQ+KQn nQQn+1n+1=JQ=JQn n (待求待求FF 的特性方程)的特性方程)QQn+1n+1=D=DQQn+1n+1=D=D(QQn n+Q+Qn n)QQn+1n+1=D.Q=D.Qn n+D.Q+D.Qn nJ=D;K=D (已有(已有 FF 输入端的驱动方程)输入端的驱动方程)DCPQQ1J 1KC113、JK T (已有(已有 FF 的特性方程)的特性方程)+KQ+KQn nQQn+1n+1=JQ=JQn n (待求待求FF 的特性方程)的特性方程)QQn+1n+1=1
7、.Q=1.Qn n+0.Q+0.Qn nJ=1;K=1QQn+1n+1=Q=Qn n1CPQQ1J 1KC14、JK RS +KQ+KQn nQQn+1n+1=JQ=JQn nJ=S;K=RQQn+1n+1=S+R.Q=S+R.Qn nQQn+1n+1=S.Q=S.Qn n+R.Q+R.Qn n00 01 11 1000 01 11 10QQn nRSRS 0 0 1 11 11 11 1 S SRQRQn nSQnR S SCPQQ1J 1K C1用用JK触发器设计简单时序逻辑电路的一般步骤触发器设计简单时序逻辑电路的一般步骤o根据实际的逻辑问题进行逻辑抽象,建立原始状态图和原始状态表。o进
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成 触发器 及其 应用 电路设计 计数 译码 显示 电路
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内