C单片机与DA转换器 AD转换器的接口实用.pptx
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《C单片机与DA转换器 AD转换器的接口实用.pptx》由会员分享,可在线阅读,更多相关《C单片机与DA转换器 AD转换器的接口实用.pptx(85页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、1.概述 输入:数字量,输出:模拟量。转换过程:送到DAC的各位二进制数按其权的大小转换为相应的模拟分量,再把各模拟分量叠加,其和就是D/A转换的结果。使用D/A转换器时,要注意区分:*D/A转换器的输出形式;*内部是否带有锁存器。(1)电压与电流输出形式 两种输出形式:电压输出形式与电流输出形式。电流输出的D/A转换器,如需模拟电压输出,可在其输出端加一个I-V转换电路。第1页/共85页(2)D/A转换器内部是否带有锁存器 D/A转换需要一定时间,这段时间内输入端的数字量应稳定,为此应在数字量输入端之前设置锁存器,以提供数据锁存功能。根据芯片内是否带有锁存器,可分为内部无锁存器的和内部有锁存
2、器的两类。*内部无锁存器的D/A转换器 可与P1、P2口直接相接(因P1口和P2口的输出有锁存功能)。但与P0口相接,需增加锁存器。*内部带有锁存器的D/A转换器 内部不但有锁存器,还包括地址译码电路,有的还有双重或多重的数据缓冲电路,可与89C51的P0口直接相接。第2页/共85页2.主要技术指标(1)分辨率 输入给DAC的单位数字量变化引起的模拟量输出的变化,通常定义为输出满刻度值与2n之比。显然,二进制位数越多,分辨率越高。例如,若满量程为10V,根据定义则分辨率为10V/2n。设8位D/A转换,即n=8,分辨率为10V/2n=39.1mV,该值占满量程的0.391%,用1LSB表示。同
3、理:10位 D/A:1 LSB=9.77mV=0.1%满量程12位 D/A:1 LSB=2.44mV=0.024%满量程根据对DAC分辨率的需要,来选定DAC的位数。第3页/共85页(2)建立时间 描述DAC转换快慢的参数,表明转换速度。定义:为从输入数字量到输出达到终值误差(1/2)LSB(最低有效位)时所需的时间。电流输出时间较短,电压输出再加上I-V转换时间,因此建立时间要长一些。快速DAC可达1s以下。(3)精度 理想情况,精度与分辨率基本一致,位数越多精度越高。但由于电源电压、参考电压、电阻等各种因素存在着误差,精度与分辨率并不完全一致。位数相同,分辨率则相同,但相同位数的不同转换器
4、精度会有所不同。例如,某型号的8位DAC精度为0.19%,另一型号的8位DAC精度为0.05%。第4页/共85页11.1.2 89C51与8位DAC0832的接口1.DAC0832芯片介绍(1)DAC0832的特性 美国国家半导体公司产品,具有两个输入数据寄存器的8位DAC,能直接与89C51单片机相连。主要特性如下:*分辨率为8位;*电流输出,稳定时间为1s;*可双缓冲输入、单缓冲输入或直接数字输入;*单一电源供电(+5+15V);第5页/共85页(2)DAC0832的引脚及逻辑结构引脚:图图11-111-1第6页/共85页DAC0832DAC0832的的逻辑结构逻辑结构:图图11-211-
5、2第7页/共85页引脚功能:DI0DI7:8位数字信号输入端CS*:片选端。ILE:数据锁存允许控制端,高电平有效。WR1*:输入寄存器写选通控制端。当CS*=0、ILE=1、WR1*=0时,数据信号被锁存在输入寄存器中。XFER*:数据传送控制。WR2*:DAC寄存器写选通控制端。当XFER*=0,WR2*=0 时,输入寄存器状态传入DAC寄存器中。IOUT1:电流输出1端,输入数字量全“1”时,IOUT1最大,输入数字量全为“0”时,IOUT1最小。第8页/共85页IOUT2:D/A转换器电流输出2端,IOUT2+IOUT1=常数。Rfb:外部反馈信号输入端,内部已有反馈电阻Rfb,根据需
6、要也可外接反馈电阻。Vcc:电源输入端,可在+5V+15V范围内。DGND:数字信号地。AGND:模拟信号地。“8位输入寄存器”用于存放CPU送来的数字量,使输入数字量得到缓冲和锁存,由LE1*控制;“8位DAC寄存器”存放待转换的数字量,由LE2*控制;“8位D/A转换电路”由T型电阻网络和电子开关组成,T型电阻网络输出和数字量成正比的模拟电流。第9页/共85页2.DAC的的单、双极性的电压输出 接口电路与DAC的具体应用有关。(1)DAC用作单极性电压输出 单极性模拟电压输出,可采用图11-4或图11-8所示接线。输出电压Vout与输入数字量B的关系:Vout=(B/256)*VRFE 式
7、中,B=b727+b626+b121+b020;B为0时,Vout也为0,输入数字量为255时,Vout为最大值,单极性。(2)DAC用作双极性电压输出 第10页/共85页 双极性电压输出,采用图11-3接线:Vout=(B128)*(VREF/128)由上式,在选用+VREF时,(1)若输入数字量b71,则Vout为正;(2)若输入数字量b70,则Vout为负。在选用-VREF时,Vout与+VREF时极性相反。图图11-311-3第11页/共85页3.89C51与DAC0832的接口电路(1)单缓冲方式 DAC0832的两个数据缓冲器有一个处于直通方式,另一个处于受控的锁存方式。在不要求多
8、路输出同步的情况下,可采用单缓冲方式。单缓冲方式的接口如图11-4:第12页/共85页 图图11-411-4第13页/共85页第14页/共85页图11-4中,WR2*和XFER*接地,故DAC0832的“8位DAC寄存器”(见图11-2)处于直通方式。“8位输入寄存器”受CS*和WR1*端控制,且由译码器输出端FEH送来(也可由P2口的某一根口线来控制)。因此,89C51执行如下两条指令就可在WR1*和CS*上产生低电平信号,使0832接收89C51送来的数字量。MOVR0,#0FEH;DAC地址FEHR0 MOVX R0,A;WR*和译码器FEH输出端有效现说明DAC0832单缓冲方式的应用
9、。例11-1 DAC0832用作波形发生器。试根据图11-4,分别写出产生锯齿波、三角波和矩形波的程序。第15页/共85页 锯齿波的产生 ORG 2000HSTART:MOV R0,#0FEH;DAC地址FEH R0MOV A,#00H;数字量ALOOP:MOVX R0,A;数字量D/A转换器INC A;数字量逐次加1SJMP LOOP图图11-511-5第16页/共85页 输入数字量从0开始,逐次加1,为FFH时,加1则清0,模拟输出又为0,然后又循环,输出锯齿波,如图11-5。每一上升斜边分256个小台阶,每个小台阶暂留时间为执行后三条指令所需要的时间。三角波的产生ORG 2000HSTA
10、RT:MOV R0,#0FEHMOV A,#00HUP:MOVXR0,A ;三角波上升边INC AJNZ UPDOWN:DEC A;A=0时再减1又为FFHMOVX R0,AJNZ DOWN ;三角波下降边SJMP UP第17页/共85页 矩形波的产生ORG 2000HSTART:MOV R0,#0FEHLOOP:MOV A,#data1MOVX R0,A;置矩形波上限电平LCALL DELAY1;调用高电平延时程序MOV A,#data2图图11-611-6第18页/共85页MOVX R0,A;置矩形波下限电平LCALL DELAY2;调用低电平延时程序SJMP LOOP;重复进行下一个周期
11、 DELAY1、DELAY2为两个延时程序,决定矩形波高、低电平时的持续时间。频率也可采用延时长短来改变。图图11-711-7第19页/共85页(2)双缓冲方式 多路同步输出,必须采用双缓冲同步方式。接口电路如图11-8:1#DAC0832因和译码器FDH相连,占有两个端口地址FDH和FFH。2#DAC0832的两个端口地址为FEH和FFH。其中,FDH和FEH分别为1#和2#DAC0832的数字量输入控制端口地址,而FFH为启动D/A转换的端口地址。图11-8中DAC输出的VX和VY信号要同步,控制X-Y绘图仪绘制的曲线光滑,否则绘制的曲线是阶梯状。控制程序如下:第20页/共85页图图11-
12、811-8第21页/共85页第22页/共85页 例11-2 内部RAM中两个长度为20的数据块,起始地址为分别为addr1和addr2,编写能把addr1和addrr2中数据从1#和2#DAC0832同步输出的程序。addr1和addr2中的数据,为绘制曲线的X、Y坐标点。DAC0832各端口地址:FDH:1#DAC0832数字量输入控制端口FEH:2#DAC0832数字量输入控制端口FFH:1#和2#DAC0832启动D/A转换端口 工作寄存器0区的R1指向addr1;1区的R1指向addr2;0区的R2存放数据块长度;0区和1区的R0指向DAC端口地址。程序为:第23页/共85页ORG 2
13、000Haddr1 DATA 20H;定义存储单元addr2 DATA 40H;定义存储单元DTOUT:MOV R1,#addr;0区R1指向addr1MOV R2,#20;数据块长度送0区R2SETB RS0;切换到工作寄存器1区MOV R1,#addr2;1区R1指向addr2CLR RS0;返回0区NEXT:MOV R0,#0FDH;0区R0指向1#DAC0832数 ;字量控制端口MOV A,R1;addr1中数据送AMOVX RO,A;addr1中数据送1#DAC0832INC R1 ;修改addr1指针0区R1SETB RS0 ;转1区。第24页/共85页MOV R0,#0FEH;1
14、区R0指向2#DAC0832数字量 ;控制端口MOV A,R1 ;addr2中数据送AMOVX R0,A ;addr2中数据送2#DAC0832INC R1 ;修改addr2指针1区R1INC R0 ;1区R0指向DAC的启动D/A转换端口MOVX R0,A ;启动DAC进行转换CLR RS0 ;返回0区DJNZ R2,NEXT ;若未完,则跳NEXTLJMP DTOUT ;若送完,则循环END11.1.3 89C51与12位电压输出型D/A转换器AD667的接口 8位DAC分辨率不够,可采用10位、12位、14位、16位的DAC。本节介绍89C51与12位电压输出型的D/A转换器AD667第
15、25页/共85页的接口设计。的接口设计。AD667AD667是分辨率为是分辨率为1212位位的的电压输出型电压输出型D/AD/A转换器,转换器,建立时间建立时间3 3 s s(至(至0.01%0.01%)。)。输入方式输入方式:双缓冲输入双缓冲输入;输出方式输出方式:电压输出电压输出,通过硬件编程可输出,通过硬件编程可输出+5V+5V,+10V+10V,2.5V 2.5V,5V5V和和10V10V;内含高稳定的基准电压源内含高稳定的基准电压源可方便地与可方便地与4 4位、位、8 8位或位或1616位微处理器接口位微处理器接口;双电源工作电压双电源工作电压:12V:12V15V15V。第26页/
16、共85页1.引脚介绍标准28脚双列直插式。图11-9为DIP封装引脚图,表11-1为其引脚说明。(1)内部功能结构及应用特性图11-10是AD667内部功能结构框图。AD667的应用特性:模拟电压输出范围的配置AD667通过片外引脚的不同连接,可获得不同的输出电压量程范围。单极性工作时,可以获得05V和010V的电压。双极性工作时,可获得2.5V,5.5V和10V的电压。具体量程配置可由引脚1,2,3,9的不同连接实现,如表11-2所列。第27页/共85页图图11-911-9第28页/共85页第29页/共85页图图11-1011-10第30页/共85页由于AD667内置的量程电阻与其他元器件具
17、有热跟踪性能,所以AD667的增益和偏置漂移非常小。第31页/共85页 单极性电压输出 图11-11为010V单极性电压输出电路原理图。在电路运行之前,为保证转换精度,首先要进行电路调零和增益调节。电路调零 数字输入量全为“0”时,调节50k电位器W1,使其模拟电压输出端(VOUT)电压为0.000V。在大多数情况下,并不需要调零,只要把4脚与5脚相连(接地)即可。增益调节 数字输入量全为“1”时,调节100电位器W2,使其模拟电压输出为9.9976V,即满量程的10.000V减去1LSB(约为2.44mV)所对应的模拟输出量。第32页/共85页图图11-1111-11第33页/共85页 双极
18、性电压输出 图11-12是-5V+5V双极性电压输出。在电路运行之前,为保证转换精度,首先要进行偏置调节和增益调节。图图11-1211-12第34页/共85页 内部/外部基准电压源的使用 AD667有内置低噪声基准电源,其绝对精度和温度系数都是通过激光修正的,具有长期的稳定性。片内基准电源可提供片内D/A转换器所需的基准电流,典型值为VREFIN端提供的0.5mA,BPOFF(Bipolar Offset)端提供的1.0mA。接地与动态电容的接法 模拟地AGND与电源地PGND分开,可以减少器件的低频噪声和增强高速性能。把地回路分开的目的是为了尽量减少低电平信号路径中的电流。AGND是输出放大
19、器中的地端,应与系统中的模拟地直接相连。第35页/共85页电源地PGND可以与模拟电源的接地点就近连接。最后AGND与PGND在一点上进行连接,一般连接到电源地PGND上。另外,AD667的电源引脚到模拟地引脚间应加上适当的去耦电容。在输出放大器反馈电阻两端加一个20pF的小电容,可以明显改善输出放大器的动态性能。数字输入控制与数据代码AD667的总线接口逻辑由4个独立的可寻址锁存器组成,其中有3个4位的输入数据锁存器(第一级锁存器)和1个12位的DAC锁存器(第二级锁存器)。利用3个4位锁存器可以直接从4位、8位或16位微处理器总线分次或一次加载12位数字量;一旦数字量被装入12位的输入数据
20、锁存器,就可以把12位 第36页/共85页数据传入第二级的DAC锁存器,这种双缓冲结构可以避免产生错误的模拟输出。4个锁存器由4个地址输入A0A3和控制,所有的控制都是低电平有效,对应关系如表11-3所列。所有锁存器都是电平触发,当控制信号有效时,锁存器输出跟踪输入数据;当控制信号无效时,数据就被锁存。它允许一个以上的锁存器被同时锁存。建议任何未使用的数据和控制引脚最好与电源地相连,以改善抗噪声干扰特性。AD667使用正逻辑编码。第37页/共85页第38页/共85页单极性输出单极性输出时,输入编码采用直接二进制编码,时,输入编码采用直接二进制编码,输入输入000H000H产产生零模拟输出;生零
21、模拟输出;输入输入FFFHFFFH产生比满量程少产生比满量程少1LSB1LSB的模拟输的模拟输出。出。双极性输出双极性输出时,输入编码采用偏移二进制编码。时,输入编码采用偏移二进制编码。输入为输入为000H000H时,产生时,产生负的满量程输出负的满量程输出;输入为输入为FFFHFFFH时,产生时,产生比满量程少比满量程少1LSB1LSB的模拟输出的模拟输出;输入为输入为800H800H时,模拟时,模拟输出为输出为0 0。其中。其中1LSB1LSB为最低位对应的模为最低位对应的模拟电压。双极性输出时拟电压。双极性输出时输入与输出关系输入与输出关系如如图图11-1311-13所示,所示,输入数字
22、量输入数字量N N与输出模拟电压与输出模拟电压V VOUTOUT的关系为:的关系为:式中,式中,V VR R为输出电压量程。为输出电压量程。第39页/共85页图图11-1311-13第40页/共85页 与微处理器的接口数据格式AD667与位微处理器接口的数据格式为左对齐或右对齐的数据格式。左对齐调整数据格式为D11D10D9D8D7D6D5D4D3D2D1D0右对齐调整数据格式为 D11D10D9D8D7D6D5D4D3D2D1D02AD667与89C51单片机的接口图11-14所示为AD667与89C51单片机接口电路。第41页/共85页图图11-1411-14第42页/共85页 89C51
23、把AD667所占的3个端口地址视为外部数据存储器的3个单元,对其进行选通。假定低8位数据存于20H单元,高4位数据存入21H的低4位,实现D/A转换的程序如下:MOVA,20HMOVDPTR,#7FFEHMOVXDPTR,A;低8位进第一级锁存器MOVA,21HMOVDPTR,#7FFDHMOVXDPTR,A;高4位进第一级锁存器MOVDPTR,#7FFBHMOVXDPTR,A;启动第二级锁存器RET第43页/共85页11.2.1 A/D转换器概述 A/D转换器(ADC)的作用就是把模拟量转换成数字量,以便于计算机进行处理。随着超大规模集成电路技术的飞速发展,A/D转换器的新设计思想和制造技术
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- C单片机与DA转换器 AD转换器的接口实用 单片机 DA 转换器 AD 接口 实用
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内