计算机组成原理课后答案.pdf
《计算机组成原理课后答案.pdf》由会员分享,可在线阅读,更多相关《计算机组成原理课后答案.pdf(85页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、计算机系统概论第 一 章1.什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?解:P3计算机系统一计算机硬件、软件和数据通信设备的物理或逻辑的综合体。计算机硬件一计算机的物理实体。计算机软件计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要。5.冯诺依曼计算机的特点是什么?解:冯氏计算机的特点是:P9 由运算器、控制器、存储器、输入设备、输出设备五大部件组成;指令和数据以同一形式(二进制形式)存于存储器中;指令由操作码、地址码两大部分组成;指令在存储器中顺序存放,通常自动顺序取出执行;以运算器为中心(原始冯氏机)。7.解释下列概念:主机、C
2、P U、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。解:P10主机是计算机硬件的主体部分,由C P U+M M (主存或内存)组成;C P U 中央处理器(机),是计算机硬件的核心部件,由运算器+控制器组成;主存一计算机中存放正在运行的程序和数据的存储器,为计算机的主要工作存储器,可随机存取;存储单元可存放一个机器字并具有特定存储地址的存储单位;存储元件一存储一位二进制信息的物理元件,是存储器中最小的存储单位,又叫存储基元或存储元,不能单独存取;存储字一个存储单元所存二进制代码的逻辑单位;存储字长一一个存储单元所存二进制代码的位数;存储容量存储器
3、中可存二进制代码的总量;机 器 字 长 一 CPU能同时处理的数据位数;指令字长一一条指令的二进制代码位数;8.解释下列英文缩写的中文含义:CPU、PC、旧、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解:CPU-Central Processing U n it,中央处理机(器),见7题;PC-Program Counter,程序计数器,存放当前欲执行指令的地址,并可自动计数形成下一条指令地址的计数器;IR-Instruction Register,指令寄存器,存放当前正在执行的指令的寄存器;CUControl U n it,控制单元(部件),控制器中
4、产生微操作命令序列的部件,为控制器的核心部件;ALU-Arithmetic Logic U n it,算术逻辑运算单元,运算器中完成算术逻辑运算的逻辑部件;ACC-Accumulator,累加器,运算器中运算前存放操作数、运算后存放运算结果的寄存器;MQ-Multiplier-Quotient Register,乘商寄存器,乘法运算时存放乘数、除法时存放商的寄存器。X此字母没有专指的缩写含义,可以用作任一部件名,在此表示操作数寄存器,即运算器中工作寄存器之一,用来存放操作数;MAR-Memory Address Register,存储器地址寄存器,内存中用来存放欲访问存储单元地址的寄存器;MD
5、R Memory Data Register,存储器数据缓冲寄存器,主存中用来存放从某单元读出、或写入某存储单元数据的寄存器;I/O-Input/Output equipments 输入/输出设备,为输入设备和输出设备的总称,用于计算机内部和外界信息的转换与传送;MIPS-Million Instruction Per Second,每秒执行百万条指令数,为计算机运算速度指标的一种计量单位;_CPI-Cycle Per Instruction,执行一条指令所需时钟周期数,计算机运算速度指标计量单位之一;1 0.指令和数据都存于存储器中,计算机如何区分它们?解:计算机硬件主要通过不同的时间段来区
6、分指令和数据,即:取指周期(或取指微程序)取出的既为指令,执行周 期(或相应微程序)取出的既为数据。另外也可通过地址来源区分,从PC指出的存储单元取出的是指令,由指令地址码部分提供操作数地址。系 统 总 线第 三 章1.什么是总线?总线传输有何特点?为了减轻总线负载,总线上的部件应具备什么特点?解:总线是多个部件共享的传输部件;总线传输的特点是:某一时刻只能有一路信息在总线上传输,即分时使用;为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。4.为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?解:总线,优控制解决多
7、个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:链式查询、计数器查询、独立请求;特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式判优速度最快,但硬件器件用量大,连线多,成本较高。5.解释下列概念:总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。解:总线的主设备(主模块)指一次总线传输期间,拥有总线控制权的设备(模块);总线的从设备(从模块)指一次总线传输期间,配合主设备完成传输的设备(模块),它只能被动接受主设备发来的命令;总线的传输周期一总线完成一次完
8、整而可靠的传输所需时间;总线的通信控制指总线传送过程中双方的时间配合方式。6.试比较同步通信和异步通信。解:同步通信由统一时钟控制的通信,控制方式简单,灵活性差,当系统中各部件工作速度差异较大时,总线工作效率明显下降。适合于速度差别不大的场合;异步通信一不由统一时钟控制的通信,部件间采用应答方式进行联系,控制方式较同步复杂,灵活性高,当系统中各部件工作速度差异较大时,有利于提高总线工作效率。8.为什么说半同步通信同时保留了同步通信和异步通信的特点?解:半同步通信既能像同步通信那样由统一时钟控制,又能像异步通信那样允许传输时间不一致,因此工作效率介于两者之间。10.为什么要设置总线标准?你知道目
9、前流行的总线标准有哪些?什么叫plug and play?哪些总线有这一特点?解:总或标准的设置主要解决不同厂家各类模块化产品的兼容问题;目前流行的总线标准有:ISA、EISA、PCI等;plug and play-即插即用,EISA、PCI等具有此功能。11.画一个具有双向传输功能的总线逻辑图。解:此题实际上是要求设计一个双向总线收发器,设计要素为三态、方向、使能等控制功能的实现,可 金 74LS245等总线缓冲器芯片内部电路。逻辑图如下:(n位)12.设数据总线上接有A、B、C、D四个寄存器,要求选用合适的74系列芯片,完成下列逻辑设计:(1)设计一个电路,在同一时间实现D-A、D-B 和
10、D-C寄存器间的传送;(2)设计一个电路,实现下列操作:TO时刻完成D-总线;T1时刻完成总线-A;T2时刻完成A-总线;T3时刻完成总线-B。解:(1)采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器,其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-0E为电平控制,与打入脉冲间的时间配合关系为:现以8位总线为例,设计此电路,如下图示:(2)寄存器设置同(1),由于本题中发送、接收不在同一节拍,因此总线需设锁存器缓冲,锁存器采用74LS373(电平使能输入)。节拍、脉冲配合关系如下:节拍、脉冲分配逻辑如下:节拍、脉冲时序图如下:以8位总线为例,电路设计如下
11、:(图中,A、B、C、D四个寄存器与数据总线的连接方法同上。)存 储 器第 四 章4.说明存取周期和存取时间的区别。解:存取周期和存取时间的主要区别是:存取时间仅为完成一次操作的时间,而存取周期不仅包含操作时间,还包含操作后线路的恢复时间。即:存取周期=存取时间+恢复时间5.什么是存储器的带宽?若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少?解:存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽=1/200ns X 32位=160M 位/秒=20MB/S=5M 字/秒6.某机字长为32位,其存储容量是64K B,按字编址它的寻址范围是多少?若主存以字节编
12、址,试画出主存字地址和字节地址的分配情况。解:存储容量是64KB时,按字节编址的寻址范围就是64K B,贝!:按字寻址范围=64KX8/32=16K字按字节编址时的主存地址分配图如下:7.一个容量为16Kx32位的存储器,其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时,各需要多少片?1KX4位,2KX8位,4KX4位,16Kxi 位,4KX8位,8KX8 位解:地址线和数据线的总和=14+32=46根;各需要的片数为:1KX4:16Kx32/1 KX4=16X8=128 片2KX8:16KX32/2KX8=8X4=32片4KX4:16KX32/4KX4=4X8=32片16KX1:
13、16KX32/1 6KX1=32片4KX8:16KX32/4KX8=4X4=16片8KX8:16KX32/8KX8=2X4=8片9.什么叫刷新?为什么要刷新?说明刷新有几种方法。解:刷 新 一 对DRAM定期进行的全部重写过程;刷新原因因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;常用的刷新方法有三种集中式、分散式、异步式。集中式:在最大刷新间隔时间内,集中安排一段时间进行刷新;分散式:在每个读/写周期之后插入一个刷新周期,无CPU访存死时间;异步式:是集中式和分散式的折衷。10.半导体存储器芯片的译码驱动方式有几种?解:半导体存储器芯片的译码驱动方式有两种:线
14、选法和重合法。线选法:地址译码信号只选中同一个字的所有位,结构简单,费器材;重合法:地址分行、列两部分译码,行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址,也称矩阵译码。可大大节省器材用量,是最常用的译码驱动方式。11.画出用1024X4位的存储芯片组成一个容量为64Kx8位的存储器逻辑框图。要求将64K分成4个页面,每个页面分16组,指出共需多少片存储芯片。解:设采用SRAM芯片,总 片 数=64KX8位/1024X4位=64X2=128片题意分析:本题设计的存储器结构上分为总体、页面、组三级,因此画图时也应分三级画。首先应确定各级的容量:页 面 容 量=总 容 量
15、/页 面 数=64Kx8位/4=16Kx8 位;组 容 量=页 面 容 量/组 数=16Kx8位/16=1KX8位;组 内 片 数=组 容 量/片 容 量=1KX8位/1KX4位=2片;地址分配:页面逻辑框图:(字扩展)存储器逻辑框图:(字扩展)1 2.设有一个64Kx8位的RAM芯片,试问该芯片共有多少个基本单元电路(简称存储基元)?欲设计一种具有上述同样多存储基元的芯片,要求对芯片字长的选择应满足地址线和数据线的总和为最小,试确定这种芯片的地址线和数据线,并说明有几种解答。解:存 储 基 元 总 数=64Kx8位=512K 位=219 位;思路:如要满足地址线和数据线总和最小,应尽量把存储
16、元安排在字向,因为地址位数和字数成2的塞的关系,可较好地压缩线数。设地址线根数为a,数据线根数为b,则片容量为:2aXb=219;b=219a;若a=19,b=1,总 和=19+1=20;a=18,b=2,总 和=18+2=20;a=17,b=4,总 和=17+4=21;a=16,b=8,总 和=16+8=24;由上可看出:片字数越少,片字长越长,引脚数越多。片字数、片位数均按2的塞变化。结论:如果满足地址线和数据线的总和为最小,这种芯片的引脚分配方案有两种:地 址 线=19根,数 据 线=1根;或地址线=18根,数 据 线=2根。1 3.某8位微型机地址码为18位,若使用4KX4位的RAM芯
17、片组成模块板结构的存储器,试问:(1)该机所允许的最大主存空间是多少?(2)若每个模块板为32Kx8位,共需几个模块板?(3)每个模块板内共有几片RAM芯片?(4)共有多少片RAM?(5)CPU如何选择各模块板?解:(1)218=256K,则该机所允许的最大主存空间是256Kx8位(或 256KB);(2)模块板总数=256KX8/32KX8=8块;(3)板内片数=32KX8位/4KX4位=8X2=16 片;(4)总 片 数=16片X8=128片;(5)CPU通过最高3位地址译码选板,次高3位地址译码选片。地址格式分配如下:1 4.设CPU共有16根地址线,8根数据线,并用-MREQ(低电平有
18、效)作访存控制信号,R/W作读写命令信号(高电平为读,低电评为写)。现有下列存储芯片:ROM(2KX8位,4KX4位,8KX8位),RAM(1KX4位,2KX8位,4KX8位),及74138译码器和其他门电路(门电路自定)。试从上述规格中选用合适芯片,画出CPU和存储芯片的连接图。要求:(1)最小4K地址为系统程序区,409616383地址范围为用户程序区;(2)指出选用的存储芯片类型及数量;(3)详细画出片选逻辑。解:(1)地址空间分配图:(2)选片:ROM:4KX4位:2片;RAM:4KX8位:3片;(3)CPU和存储器连接逻辑图及片选逻辑:15.CPU假设同上题,现有8片8KX8位的RA
19、M芯片与CPU相连,试回答:(1)用74138译码器画出CPU与存储芯片的连接图;(2)写出每片RAM的地址范围;(3)如果运行时发现不论往哪片RAM写入数据后,以A000H为起始地址的存储芯片都有与其相同的数据,分析故障原因。(4)根 据(1)的连接图,若出现地址线A13与CPU断线,并搭接到高电平上,将出现什么后果?解:(1)CPU与存储器芯片连接逻辑图:(2)地址空间分配图:(3)如果运行时发现不论往哪片RAM写入数据后,以A000H为起始地址的存储芯片都有与其相同的数据,则根本的故障原因为:该存储芯片的片选输入端很可能总是处于低电平。可能的情况有:1)该片的-CS端与-WE端错连或短路
20、;2)该片的-CS端与CPU的-MREQ端错连或短路;3)该片的-CS端与地线错连或短路;在此,假设芯片与译码器本身都是好的。(4)如果地址线A13与CPU断线,并搭接到高电平上,将会出现A13恒为“1 ”的情况。此时存储器只能寻址A13=1的地址空间,A13=0的另一半地址空间将永远访问不到。若对A13=0的地址空间进行访问,只能错误地访问到A13=1的对应空间中去。1 7.某机字长16位,常规的存储空间为64K字,若想不改用其他高速的存储芯片,而使访存速度提高到8倍,可采取什么措施?画图说明。解:若想不改用高速存储芯片,而使访存速度提高到8倍,可采取多体交叉存取技术,图示如下:8体交叉访问
21、时序:23.画出RZ、NRZ、NRZ1、PE、FM写入数字串1011001的写入电流波形图。解:24.以写入1001 0110为例,比较调频制和改进调频制的写电流波形图。解:写电流波形图如下:比较:1)FM和MFM写电流在位周期中心处的变化规则相同;2)MFM制除连续一串“0”时两个0周期交界处电流仍变化外,基本取消了位周期起始处的电流变化;3)FM制记录一位二进制代码最多两次磁翻转,MFM制记录一位二进制代码最多一次磁翻转,因此MFM制的记录密度可提高一倍。上图中示出了在MFM制时位周期时间缩短一倍的情况。由图可知,当MFM制记录密度提高一倍时,其写电流频率与FM制的写电流频率相当;4)由于
22、MFM制并不是每个位周期都有电流变化,故自同步脉冲的分离需依据相邻两个位周期的读出信息产生,自同步技术比FM制复杂得多。25.画出调相制记录01100010的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等几种波形。解:26.磁盘组有六片磁盘,每片有两个记录面,存储区域内径22厘米,外径33厘米,道密度为40道/厘米,内层密度为400位/厘米,转速2400转/分,问:(1)共有多少存储面可用?(2)共有多少柱面?(3)盘组总存储容量是多少?(4)数据传输率是多少?解:(1)若去掉两个保护面,则共有:6 X 2-2=10个存储面可用;(2)有效存储区域=(33-22)/2=5.5cm柱 面 数
23、=40道/cm X 5.5=220道(3)内层道周长=22g 69.08cm道容量=400位/cmX69.08cm=3454B面容量=3454B X 220道=759,880B盘组总容量=759,880B X 10面=7,598,800B(4)转 速=2400转/60秒=40转/秒数据传输率=3454B X 40转/秒=138,160 B/S2 7.某磁盘存储器转速为3000转/分,共有4个记录盘面,每毫米5道,每道记录信息12 288字节,最小磁道直径为230m m,共有275道,求:(1)磁盘存储器的存储容量;(2)最高位密度(最小磁道的位密度)和最低位密度;(3)磁盘数据传输率;(4)平
24、均等待时间。解:(1)存储容量=27511X12 288B/1IX4W=13516800B(2)最高位密度=12 288B/230K=17B/mm=136位/mm(向下取整)最大磁道直径二 230mm+275道/5道 X2=230mm+110mm=340mm最低位密度=12 288B/340K=92位/mm(向下取整)(3)磁盘数据传输率=12 288B X 3000转/分=12 288B X 50转/秒=614 400B/S(4)平均等待时间=1/50/2=10ms输入输出系统第五章1.1/0有哪些编址方式?各有何特点?解:常用的I/O编址方式有两种:I/O与内存统一编址和I/O独立编址;特
25、点:I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式,I/O设备和主存占用同一个地址空间,CPU可像访问主存一样访问I/O设备,不需要安排专门的I/O指令。I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码,此时I/O地址与主存地址是两个独立的空间,CPU需要通过专门的I/O指令来访问I/O地址空间。6.字符显示器的接口电路中配有缓冲存储器和只读存储器,各有何作用?解:显示缓冲存储器的作用是支持屏幕扫描时的反复刷新;只读存储器作为字符发生器使用,他起着将字符的ASCH码转换为字形点阵信息的作用。8.某计算机的I/O设备采用异步串行传送方式传送字
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 课后 答案
限制150内