第二章IA结构的微处理器优秀文档.ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第二章IA结构的微处理器优秀文档.ppt》由会员分享,可在线阅读,更多相关《第二章IA结构的微处理器优秀文档.ppt(61页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、微机原理 第二章 IA-32结构的微处理器(1)本章主要学习内容 8086CPU的基本性能指标8086/8088CPU的内部结构及其寄存器结构 8086CPU的外部引脚特性 8086CPU的存储器和I/O组织 8086的时钟和总线概念及其最小/最大工作方式 微机原理 第二章 IA-32结构的微处理器(2)本章学习目标:本章学习目标:能够正确描述微处理器的主要性能指标能够正确描述微处理器的主要性能指标了了解解80868086的的内内部部结结构构并并说说明明每每一一部部分分的的功功能能及及工工作原理作原理记住记住80868086的寄存器结构的寄存器结构,并说明它们的主要用途并说明它们的主要用途知知
2、道道80868086的的引引脚脚特特性性及及其其中中某某些些引引脚脚在在两两种种工工作作方式下的功能定义方式下的功能定义,什么是最大方式和最小方式什么是最大方式和最小方式.能说出能说出80868086与与80888088的不同之处的不同之处掌握掌握80868086最小方式下的总线时序最小方式下的总线时序能够正确描述能够正确描述80868086的存储器组织和的存储器组织和IOIO端口组织端口组织微机原理 第二章 IA-32结构的微处理器(3)学习重点及难点学习重点:学习重点:80868086微处理器的组成及其寄存器结构微处理器的组成及其寄存器结构;8086 8086 微处理器的存储器组织和微处理
3、器的存储器组织和I/OI/O端口组织端口组织 学习难点学习难点80868086微处理器的存储器组织和微处理器的存储器组织和I/OI/O端口组织端口组织微机原理 第二章 IA-32结构的微处理器(4)2.1 2.1 微处理器的性能描述微处理器的性能描述(1)(1)字长:指它在交换、加工和存放信息时,其信息位的最基本的长度,它决定一次传送的二进制的位数。字长由微处理器对外数据总线的条数决定。8086的外部数据总线有16条,所以其字长为16。微机原理 第二章 IA-32结构的微处理器(5)2.1 2.1 微处理器的性能描述微处理器的性能描述(2)(2)指令数:指一种微处理器能执行的指令的个数。运算速
4、度:用基本指令执行时间来衡量计算机的运算速度。寄存器加法指令寄存器加法指令了解8086的内部结构并说明每一部分的功能及工作原理程序中的指令只涉及16位地址,减短了指令长度,提高了执行程序的速度。信号的有效形式:指的是引脚信号是什么电平有效。微机原理 第二章 IA-32结构的微处理器(32)最大工作方式是相对最小工作方式而言的,它主要用在中等或大规模的8086系统中。RD读控制信号(输出,三态,低电平有效):有效时,表示8086正在通过总线进行数据的读(输入)操作,可能是读存储器或读I/O设备。各种处理器产品都规定了此时钟频率的范围,例如最早的8086主频最高为。若是低位字节在偶数地址中(即从偶
5、数地址开始存放)为规则存放,这样存放的字称为规则字。信号的有效形式:指的是引脚信号是什么电平有效。如果测到无效,CPU将插入等待周期Tw指令数:指一种微处理器能执行的指令的个数。3 8086的引脚特性1 8086的内部结构微机原理 第二章 IA-32结构的微处理器(6)访存空间:访存空间是指由该微处理器构成的系统所能访问(Access)的存储单元数。此单元数是由传送地址信息的地址总线的条数决定的。例如:8086有20条地址线,可表示220个地址,其访存空间为220。2.1 2.1 微处理器的性能描述微处理器的性能描述(3)(3)微机原理 第二章 IA-32结构的微处理器(7)2.1 2.1 微
6、处理器的性能描述微处理器的性能描述(4)(4)关于存储容量1Byte=8bit1页面=28B1KB=210B1MB=210KB1GB=210MB1TB=210GB微机原理 第二章 IA-32结构的微处理器(8)2.1 2.1 微处理器的性能描述微处理器的性能描述(5)(5)高速缓存扩展阅读:了解高速缓存虚拟存储空间能否构成多处理器系统工艺形式及其他 微机原理 第二章 IA-32结构的微处理器(9)2.2 8086/80882.2 8086/8088微处理器微处理器2.2.1 8086的内部结构2.2.2 8086的寄存器结构2.2.3 8086的引脚特性2.2.4 8086与8088比较2.2
7、.5 8086的时钟与总线周期的概念2.2.6 8086/8088的工作方式2.2.7 8086/8088的总线操作时序2.2.8 存储器组织2.2.9 I/O端口组织微机原理 第二章 IA-32结构的微处理器(10)80868086的内部结构的内部结构2.2 8086/80882.2 8086/8088微处理器微处理器微机原理 第二章 IA-32结构的微处理器(11)2.2.2 80862.2.2 8086的寄存器结构的寄存器结构通用寄存器组通用寄存器组数据寄存器(数据寄存器(AXAX、BXBX、CXCX、DXDX)指针寄存器指针寄存器堆栈指针寄存器堆栈指针寄存器SPSP基址指针寄存器基址指
8、针寄存器BPBP变址寄存器变址寄存器源变址寄存器源变址寄存器SISI目的变址寄存器目的变址寄存器DIDI微机原理 第二章 IA-32结构的微处理器(12)段寄存器段寄存器:8086CPU:8086CPU共有共有4 4个个1616位的段寄存器,位的段寄存器,用来存放每一个逻辑段的段起始地址。用来存放每一个逻辑段的段起始地址。CSCS:代码段寄存器:代码段寄存器 DSDS:数据段寄存器:数据段寄存器SSSS:堆栈段寄存器:堆栈段寄存器 ESES:附加段寄存器:附加段寄存器2.2.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(13)状态标志寄存器
9、F(9个状态标志位)状态标志:状态标志用来反映EU执行算术和逻辑运算以后的结果特征。标志名称值为0值为1CF进位无进位或借位有进位或借位PF奇偶有奇数个1有偶数个1AF辅助进位低4位无进位或借位低4位有进位或借位ZF零结果不为0结果为0SF符号结果为正数结果为负数OF溢出无溢出有溢出2.2.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(14)控制标志位:控制CPU的操作标志 名称值为0值为1DF方向数据串指令以地址的递增顺序对数据串进行处理数据串指令以地址的递减顺序对数据串进行处理IF中断允许关中断开中断TF陷阱CPU正常工作单步运行2.2
10、.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(15)指令指针寄存器IP16位寄存器,存放EU要执行的下一条指令的偏移地址。该寄存器的内容只有在执行转移类指令时才会由转移地址改变。2.2.2 80862.2.2 8086的寄存器结构的寄存器结构微机原理 第二章 IA-32结构的微处理器(16)2.2.3 80862.2.3 8086的引脚特性的引脚特性在学习8086引脚特性时,我们应特别注意以下一些问题:信号的功能 信号分类的观点:按照3总线的分类的观点将各引脚信号分为数据总线DB、地址总线AB、控制总线CB,这样有利于对信号功能的理解。微
11、机原理 第二章 IA-32结构的微处理器(17)信号的流动方向:指的是引脚信号相对于CPU流动的方向。可以有输入(IN)、输出(OUT)、双向(IN/OUT)三种情况。信号的有效形式:指的是引脚信号是什么电平有效。可能是高电平有效,或低电平有效,还可能是上升沿有效,或下降沿有效。信号多功能、分时使用的情况 2.2.3 80862.2.3 8086的引脚特性的引脚特性微机原理 第二章 IA-32结构的微处理器(18)2.2.3 80862.2.3 8086的引脚特性的引脚特性8086引脚的分类地址/数据总线地址/状态总线控制总线电源和地址其它控制线微机原理 第二章 IA-32结构的微处理器(19
12、)微机原理 第二章 IA-32结构的微处理器(20)地址地址/数据总线数据总线 AD15AD15AD0(AD0(双向,三态双向,三态):分:分时复用的地址总线低时复用的地址总线低1616位位A15-A0A15-A0和数据总线和数据总线D15-D0D15-D0。在进行。在进行DMADMA时,这些线处于浮空状态,时,这些线处于浮空状态,即输出高阻态。即输出高阻态。地址地址/状态总线状态总线A19/S6A19/S6,A18/S5A18/S5,A17/S4A17/S4,A16/S3(A16/S3(输出,三态输出,三态):A19A19A16A16是地址总线的是地址总线的高高4 4位;位;S6S6S5S5
13、是状态信号。是状态信号。微机原理 第二章 IA-32结构的微处理器(21)控制总线控制总线BHE(Bus High Enable)/S7BHE(Bus High Enable)/S7:总线高位总线高位开放开放/状态信号状态信号(输出,三态输出,三态),BHE BHE 在在T1T1状态输出,其有效表示状态输出,其有效表示CPUCPU要使用数据总线要使用数据总线的高的高8 8位,即位,即D15-D8D15-D8进行数据传输。进行数据传输。S7S7信号信号8086 8086 作为备用,目前暂无定义。作为备用,目前暂无定义。微机原理 第二章 IA-32结构的微处理器(22)RDRD读控制信号读控制信号
14、(输出,三态,低电平有效输出,三态,低电平有效):有效时,表示:有效时,表示80868086正在通过总线进行数正在通过总线进行数据的读据的读(输入输入)操作,可能是读存储器或读操作,可能是读存储器或读I/OI/O设备。设备。微机原理 第二章 IA-32结构的微处理器(23)READYREADY等待状态控制等待状态控制(输入,高电平有效输入,高电平有效):在总线操作周期中,在总线操作周期中,8086CPU会在第会在第3个时个时钟周期的前沿测试该引脚钟周期的前沿测试该引脚如果测到高有效,如果测到高有效,CPU直接进入第直接进入第4个时个时钟周期钟周期如果测到无效,如果测到无效,CPU将插入等待周期
15、将插入等待周期TwCPU在等待周期中仍然要监测在等待周期中仍然要监测READY信信号,有效则进入第号,有效则进入第4个时钟周期,否则继个时钟周期,否则继续插入等待周期续插入等待周期Tw。微机原理 第二章 IA-32结构的微处理器(24)TESTTEST等待测试等待测试(输入,低电平有效输入,低电平有效)当当CPUCPU执行执行WAITWAIT指令时,他将在每个时钟周期指令时,他将在每个时钟周期对该引脚进行测试:如果无效,则程序踏步对该引脚进行测试:如果无效,则程序踏步并继续测试;如果有效,则程序恢复运行并继续测试;如果有效,则程序恢复运行也就是说,也就是说,WAITWAIT指令使指令使CPUC
16、PU产生等待,直到引产生等待,直到引脚有效为止脚有效为止微机原理 第二章 IA-32结构的微处理器(25)INTRINTR中断请求中断请求(输入,高电平有效输入,高电平有效)这是可屏蔽中断请求输入线。这是可屏蔽中断请求输入线。有效时,表示有效时,表示请求设备向请求设备向CPU申请可屏蔽中断申请可屏蔽中断该请求的优先级别较低,并可通过关中断指该请求的优先级别较低,并可通过关中断指令令CLI清除标志寄存器中的清除标志寄存器中的IF标志、从而对中标志、从而对中断请求进行屏蔽断请求进行屏蔽微机原理 第二章 IA-32结构的微处理器(26)NMINMI非屏蔽中断请求非屏蔽中断请求(输入,上升沿触发输入,
17、上升沿触发)有效时,表示外界向有效时,表示外界向CPUCPU申请不可屏蔽中断申请不可屏蔽中断该请求的优先级别高于该请求的优先级别高于INTRINTR,并且不能在,并且不能在CPUCPU内被屏内被屏蔽蔽当系统发生紧急情况时,可通过他向当系统发生紧急情况时,可通过他向CPUCPU申请不可屏申请不可屏蔽中断服务蔽中断服务主机与外设进行数据交换通常采用可屏蔽中断主机与外设进行数据交换通常采用可屏蔽中断不可屏蔽中断通常用于处理掉电等系统故障不可屏蔽中断通常用于处理掉电等系统故障微机原理 第二章 IA-32结构的微处理器(27)RESETRESET复位信号复位信号(输入,高电平有效输入,高电平有效)该信号
18、有效,将使该信号有效,将使CPU回到其初始状态;当他回到其初始状态;当他再度返回无效时,再度返回无效时,CPU将重新开始工作将重新开始工作8088复位后复位后CSFFFFH、IP0000H,所以程,所以程序入口在物理地址序入口在物理地址FFFF0H微机原理 第二章 IA-32结构的微处理器(28)CLKCLK系统时钟系统时钟(输入输入)此引脚输入的脉冲就是此引脚输入的脉冲就是CPUCPU工作的主频时钟,工作的主频时钟,我们经常说的时钟周期就是指此脉冲的周期,我们经常说的时钟周期就是指此脉冲的周期,主频就是指的它的频率。主频就是指的它的频率。该时钟信号的低该时钟信号的低/高之比常采用高之比常采用
19、2 2:1(1(占空度:占空度:1/3)1/3)。各种处理器产品都规定了此时钟频率的范围,各种处理器产品都规定了此时钟频率的范围,例如最早的例如最早的80868086主频最高为。主频最高为。微机原理 第二章 IA-32结构的微处理器(29)电源线和地线电源线和地线GNDGNDVccVcc线接入的电压为线接入的电压为+5V15+5V15;8O868O86有两条有两条GNDGND,均应接地。,均应接地。其它控制线:其它控制线:24243131脚脚这些控制线的功能将根据方式控制线这些控制线的功能将根据方式控制线MN/MXMN/MX所所处状态而确定。处状态而确定。微机原理 第二章 IA-32结构的微处
20、理器(30)2.2.4 80882.2.4 8088与与80868086比较比较8086808680888088外部数据总线位数外部数据总线位数1616位位8 8位位指令队列容量指令队列容量6 6个字节个字节4 4个字节个字节引脚引脚特性特性地址地址/数据总线数据总线ADAD1515-AD-AD0 0A A1515-A-A8 8 ADAD7 7-AD-AD0 03434号引脚号引脚BHEBHE控制信号控制信号SSSS0 02828号引脚号引脚M/IOM/IOIO/MIO/M微机原理 第二章 IA-32结构的微处理器(31)8086/80888086/8088的工作方式的工作方式最小工作方式最小
21、工作方式 系统中只有系统中只有80868086一个微处理器,是一个单微一个微处理器,是一个单微处理器系统。在这种系统中,所有的总线控处理器系统。在这种系统中,所有的总线控制信号都直接由制信号都直接由8086CPU8086CPU产生,系统中的总线产生,系统中的总线控制逻辑电路被减到最少。控制逻辑电路被减到最少。当把当把80868086的的3333脚脚MN/MXMN/MX接接+5V+5V时,时,8086CPU8086CPU就处就处于最小工作方式了于最小工作方式了 (图示图示)微机原理 第二章 IA-32结构的微处理器(32)最小方式下,最小方式下,24312431号引脚的定义号引脚的定义M/IOM
22、/IO:存储器或:存储器或IOIO端口访问信号,三态输出端口访问信号,三态输出WRWR:写信号,三态输出,低电平有效。:写信号,三态输出,低电平有效。HOLDHOLD:总线请求信号,输入,高电平有效:总线请求信号,输入,高电平有效HLDAHLDA:总线请求响应信号,输出,高电平有效。:总线请求响应信号,输出,高电平有效。INTAINTA:中断响应信号,输出,低电平有效。:中断响应信号,输出,低电平有效。ALEALE:地址锁存允许信号,输出,高电平有效。:地址锁存允许信号,输出,高电平有效。DENDEN:数据允许信号,三态输出,低电平有效。:数据允许信号,三态输出,低电平有效。DT/RDT/R:
23、数据发送:数据发送/接收控制信号,三态输出。接收控制信号,三态输出。微机原理 第二章 IA-32结构的微处理器(33)最大工作方式最大工作方式当把当把80868086的的3333脚脚MN/MXMN/MX接地时,这时的系统处于接地时,这时的系统处于最大工作方式。最大工作方式是相对最小工作最大工作方式。最大工作方式是相对最小工作方式而言的,它主要用在中等或大规模的方式而言的,它主要用在中等或大规模的80868086系统中。在最大方式系统中,总是包含有两个系统中。在最大方式系统中,总是包含有两个或多个微处理器,是多微处理器系统。其中必或多个微处理器,是多微处理器系统。其中必有一个主处理器有一个主处理
24、器80868086,其他的处理器称为协处,其他的处理器称为协处理器理器 。(。(图示图示)微机原理 第二章 IA-32结构的微处理器(34)最大方式下,最大方式下,24312431号引脚的定义号引脚的定义QS1QS1、QS2QS2:指令队列状态信号,输出。:指令队列状态信号,输出。QS1QS1QS2QS2含义含义0 00 0无操作无操作0 01 1将指令首字节送入指令队列将指令首字节送入指令队列1 10 0队列为空队列为空1 11 1将指令其余字节送指令队列将指令其余字节送指令队列微机原理 第二章 IA-32结构的微处理器(35)最大方式下,最大方式下,24312431号引脚的定义号引脚的定义
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第二 IA 结构 微处理器 优秀 文档
![提示](https://www.deliwenku.com/images/bang_tan.gif)
限制150内