数字电路期末总复习完整版(考试必过).pdf
《数字电路期末总复习完整版(考试必过).pdf》由会员分享,可在线阅读,更多相关《数字电路期末总复习完整版(考试必过).pdf(30页珍藏版)》请在得力文库 - 分享文档赚钱的网站上搜索。
1、 1 第 1 章 数字逻辑概论 一、进位计数制 1.十进制与二进制数的转换 2.二进制数与十进制数的转换 3.二进制数与 16 进制数的转换 二、基本逻辑门电路 第 2 章 逻辑代数 表示逻辑函数的方法,归纳起来有:真值表,函数表达式,卡诺图,逻辑图及波形图等几种。一、逻辑代数的基本公式和常用公式 1)常量与变量的关系+0与=1 +11 与00=A AA+1 与AA0 2)与普通代数相运算规律 a.交换律:+ABBA=b.结合律:(+)+(+))()(CBACBA=c.分配律:)(CBA+BA CA )()(CABACBA+=+)3)逻辑函数的特殊规律 a.同一律:+2 b.摩根定律:BABA
2、=+,BABA+=b.关于否定的性质A 二、逻辑函数的基本规则 代入规则 在任何一个逻辑等式中,如果将等式两边同时出现某一变量的地方,都用一个函数表示,则等式仍然成立,这个规则称为代入规则 例如:CBACBA+可令CB 则上式变成LALA+CBALA=三、逻辑函数的:公式化简法 公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数,通常,我们将逻辑函数化简为最简的与或表达式 1)合并项法:利用+1=+AA或ABABA=,将二项合并为一项,合并时可消去一个变量 例如:BACCBACBACBA=+=+)(2)吸收法 利用公式ABAA=+,消去多余的积项,根据代入规则BA可以是任何一个复杂的逻
3、辑式 例如 化简函数EBDAAB+解:先用摩根定理展开:ABBA+再用吸收法 EBDAAB+3 EBDABA+)()(EBBDAA+)1()1(EBBDAA+BA+3)消去法 利用BABAA+=+消去多余的因子 例如,化简函数ABCEBABABA+解:ABCEBABABA+)()(ABCBAEBABA+)()(BCBAEBBA+)()(CBBBABBCBA+=)()(CBACBA+=ACBACABA+=CBABA+4)配项法 利用公式CABABCCABA+=+将某一项乘以(AA+),即乘以 1,然后将其折成几项,再与其它项合并。例如:化简函数BACBCBBA+解:BACBCBBA+)()(CC
4、BACBAACBBA+CBABCACBACBACBBA+)()()(BCACBACBACBCBABA+4 )()1()1(BBCAACBCBA+CACBBA+2.应用举例 将下列函数化简成最简的与或表达式 1)ADDCEBDBA+2)L=ACCBBA+3)L=ABCDCBCAAB+解:1)ADDCEBDBA+DCEABDBA+)(=DCEABDBA+=DCEBADBA+=DCEABBADBA+)(=DCEDBA+=DBA+2)L=ACCBBA+=ACCBCCBA+)(=ACCBCBACBA+=)1()1(ACBBAC+=CBAC+3)L=ABCDCBCAAB+=ABCDAACBCAAB+)(=
5、ABCDCBACABCAAB+5)()(CBACAABCDCABAB+=)1()1(BCACDCAB+CAAB+四、逻辑函数的化简卡诺图化简法:卡诺图是由真值表转换而来的,在变量卡诺图中,变量的取值顺序是按循环码进行排列的,在与或表达式的基础上,画卡诺图的步骤是:1.画出给定逻辑函数的卡诺图,若给定函数有n个变量,表示卡诺图矩形小方块有n2个。2.在图中标出给定逻辑函数所包含的全部最小项,并在最小项内填 1,剩余小方块填 0.用卡诺图化简逻辑函数的基本步骤:1.画出给定逻辑函数的卡诺图 2.合并逻辑函数的最小项 3.选择乘积项,写出最简与或表达式 选择乘积项的原则:它们在卡诺图的位置必须包括函
6、数的所有最小项 选择的乘积项总数应该最少 每个乘积项所包含的因子也应该是最少的 例 1.用卡诺图化简函数CBACBAABCBCA+解:1.画出给定的卡诺图 2.选择乘积项:CBABCAC+1100011011ABC1110 6 例 2.用卡诺图化简CBADCACBCDBABCDF+=)(解:1.画出给定 4 变量函数的卡诺图 2.选择乘积项 设到最简与或表达式CBADBACB+例 3.用卡诺图化简逻辑函数)14,12,10,7,5,4,3,1(m 解:1.画出 4 变量卡诺图 2.选择乘积项,设到最简与或表达式 DACDCBDA+第 3 章 逻辑门电路 门电路是构成各种复杂集成电路的基础,本章
7、着重理解 TTL 和CMOS 两类集成电路的外部特性:输出与输入的逻辑关系,电压传输特性。1.TTL 与 CMOS 的电压传输特性 开门电平ONV保证输出为额定低电平 时所允许的最小输入高电平值 在标准输入逻辑时,ONV1.8 关门OFFV保证输出额定高电平 90%的情况下,允许的最大输入低电平值,在标准输入逻辑时,OFFV0.8 ILV为逻辑 0 的输入电压 典型值ILV0.3 IHV为逻辑的输入电压 典型值IHV3.0 OHV为逻辑的输出电压 典型值OHV3.5 AB000001011111101011111111AB0000010111111010m1m0m2m3m4m5m6m7m11m
8、8m9m10m12m13m14m1511111111VO0.511.522.53VI123VNLVOFFVONVNHABCDE0.30.8VILVIH1.8 7 OLV为逻辑 0 的输出电压 典型值OLV0.3 对于 TTL:这些临界值为VVOH4.2min=,VVOL4.0max=VVIH0.2min=,VVIL8.0max=低电平噪声容限:ILOFFNLVVV=高电平噪声容限:ONIHNHVVV=例:7400 的VVOH5.2min=)(VVOL4.0(=出最小)VVIH0.2min=)(VVIL7.0max=)(它的高电平噪声容限 ONIHNHVVV=31.81.2 它的低电平噪声容限
9、ILOFFNLVVV=0.80.30.5 2.TTL 与 COMS 关于逻辑 0 和逻辑 1 的接法 7400 为 CMOS 与非门采用+5电源供电,输入端在下面四种接法下都属于逻辑 0 输入端接地 输入端低于 1.5的电源 输入端接同类与非门的输出电压低于 0.1 输入端接 10K电阻到地 74LS00 为 TTL 与非门,采用+5电源供电,采用下列 4 种接法都属于逻辑 1 输入端悬空 输入端接高于 2电压 输入端接同类与非门的输出高电平 3.6 输入端接 10K电阻到地 8 第 4 章 组合逻辑电路 一、组合逻辑电路的设计方法 根据实际需要,设计组合逻辑电路基本步骤如下:1.逻辑抽象 分
10、析设计要求,确定输入、输出信号及其因果关系 设定变量,即用英文字母表示输入、输出信号 状态赋值,即用 0 和 1 表示信号的相关状态 列真值表,根据因果关系,将变量的各种取值和相应的函数值用一张表格一一列举,变量的取值顺序按二进制数递增排列。2.化简 输入变量少时,用卡诺图 输入变量多时,用公式法 3.写出逻辑表达式,画出逻辑图 变换最简与或表达式,得到所需的最简式 根据最简式,画出逻辑图 例,设计一个 8421BCD 检码电路,要求当输入量 ABCD7 时,电路输出为高电平,试用最少的与非门实现该电路。解:1.逻辑抽象 分由题意,输入信号是四位 8421码为十进制,输出为高、低电平;设输入变
11、量为 DCBA,输出变量为;状态赋值及列真值表 9 由题意,输入变量的状态赋值及真值表如下表所示。2.化简 由于变量个数较少,帮用卡诺图化简 3.写出表达式 经化简,得到CBADBAL+=4.画出逻辑图 二、用组合逻辑集成电路构成函数 74LS151 的逻辑图如右图图中,E为输入使能端,低电平有效012SSS为地址输入端,70 DD为数据选择输入端,Y、Y互非的输出端,其菜单如下表。Y0127012201210120.SSSDSSSDSSSDSSSD+iY=iiiiDm=70 其中im为012SSS的最小项 iD为数据输入 当iD1 时,与其对应的最小项在表达式中出现 ABCDL0000000
12、0000000000000000000000000111111111111111111111111111111111110000011ABCD0000010111111011111000001111&000&0000=10000ABCDLBDAC 10 当iD0 时,与其对应的最小项则不会出现 利用这一性质,将函数变量接入地址选择端,就可实现组合逻辑函数。利用入选一数据选择器 74LS151 产生逻辑函数ABCBABCAL+=解:1)将已知函数变换成最小项表达式 ABCBABCA+)(CCABCBABCA+CABABCCBABCA+2)将CABABCCBABCAL+=转换成 74LS151 对
13、应的输出形式iY=iiiDm=70 在表达式的第 1 项BCA中A为反变量,、为原变量,故BCA0113m 在表达式的第项CBA,中 A、C 为反变量,为B原变量,故CBA1015m 同理 ABC=1117m CAB=1106m 这样77665533DmDmDmDm+将 74LS151 中 m 7653DDDD、取 1 即7653DDDD=1 4210DDDD、取 0,即4210DDDD=0 由此画出实现函数CABABCCBABCA+的逻辑图如下图示。74LS151D0D1D2D3D4D5D6D7S0S1S2E1ABCL 11 第 5 章 锁存器和触发器 一、触发器分类:基本 R-S 触发器、
14、同步 RS 触发器、同步触发器、主从 R-S 触发器、主从 JK 触发器、边沿触发器上升沿触发器(触发器、JK 触发器)、下降沿触发器(触发器、JK 触发器)二、触发器逻辑功能的表示方法 触发器逻辑功能的表示方法,常用的有特性表、卡诺图、特性方程、状态图及时序图。对于第 5 章 表示逻辑功能常用方法有特性表,特性方程及时序图 对于第 6 章 上述 5 种方法其本用到。三、各种触发器的逻辑符号、功能及特性方程 1.基本 R-S 触发器 逻辑符号 逻辑功能 特性方程:若0,1=SR,则01=+nQ nnQRSQ+=+1 若0,0=SR,则11=+nQ 0=SR(约束条件)若0,1=SR,则nnQQ
15、=+1 若1,1=SR,则QQ=1(不允许出现)2.同步 RS 触发器 nnQRSQ+=+1(CP1 期间有效)若0,1=SR,则01=+nQ 0=SR (约束条件)若0,0=SR,则11=+nQ 若0,1=SR,则nnQQ=+1 若1,1=SR,则QQ=1处 于 不 稳QQSRQQSETCLRSRSCP 12 定状态 3.同步触发器 特性方程DQn=+1(CP=1 期间有效)4.主从 R-S 触发器 特性方程nnQRSQ+=+1(作用后)0=SR 约束条件 逻辑功能 若0,1=SR,CP 作用后,01=+nQ 若1,0=SR,CP 作用后,11=+nQ 若0,0=SR,CP 作用后,nnQQ
16、=+1 若1,1=SR,CP 作用后,处于不稳定状态 Note:CP 作用后指由 0 变为 1,再由 1 变为 0 时 5.主从 JK 触发器 特性方程为:nnnQKQJQ+=+1(CP 作用后)逻辑功能 若0,1=KJ,CP 作用后,11=+nQ 若1,0=KJ,CP 作用后,01=+nQ 若0,1=KJ,CP 作用后,nnQQ=+1(保持)若1,1=KJ,CP 作用后,nnQQ=+1(翻转)7.边沿触发器 边沿触发器指触发器状态发生翻转在 CP 产生跳变时刻发生,边沿触发器分为:上升沿触发和下降沿触发 QQSETCLRDDCPQQQSETCLRSRSCPRQQJQQKSETCLRCPJKQ
17、Q 13 1)边沿触发器 上升沿触发器 其特性方程DQn=+1(CP 上升沿到来时有效)下降沿触发器 其特性方程DQn=+1(CP 下降沿到来时有效)2)边沿 JK 触发器 上升沿 JK 触发器 其特性方程nnnQKQJQ+=+1(CP 上升沿到来时有效)下降沿 JK 触发器 其特性方程nnnQKQJQ+=+1(CP 下降沿到来时有效)3)触发器 上升沿触发器 其特性方程nnQTQ=+1(CP 上升沿到来时有效)下降沿触发器 其特性方程:nnQTQ=+1(CP 下降沿到来时有效)例:设图所示电路中,已知端的波形如图所示,试画出及端波形,设触发器初始状态为 0.由于所用触发器为下降沿触发的触发器
18、,其特性方程为DQn=+1nQ(CP 下降沿到来时)=CPnQA 1t时刻之前 1=nQ,nQ0,0 CP=B=00=0 1t时刻到来时 0=nQ,1 QQSETCLRDDCPQQQQSETCLRDDCPQQJQQKSETCLRJKQQJQQKSETCLRCPJKQQ1TTCPQQ1TTQQCP 14 CP=B=10=1 0=nQ不变 2t时刻到来时 0,0=nQ,故 B=CP=0,当 CP 由 1 变为 0时,=+1nQnQ01 当=+1nQ1,而 A=0CP=1 3t时刻到来时,A=1,1=nQCP=AnQ=0 当 CP0 时,=+1nQnQ0 当01=+nQ时,由于 A=1,故 CP=A
19、nQ=1 图 图 若电路如图 C 所示,设触发器初始状态为 0,C 的波形如图 D 所示,试画出及端的波形 当特性方程DQn=+1nQ(CP 下降沿有效)1t时刻之前,A=0,Q=0,CP=B=1=nQA 1t时刻到来时 1,0=nQ 故 CP=B=001=nQA 当 CP 由 1 变为 0 时,=+1nQnQ1 当nQ1 时,由于 A=1,故 CP11,nQ不变 2t时刻到来时,0,nQ1,故 CP=B=01=A 此时,CP 由 1 变为 0 时,=+1nQnQ0 当nQ0 时,由于0 故 CP=00=1 3t时刻到来时,由于 A=1,而nQ0,故 CP0=nQA QQSETCLRD=100
20、0ABQQABCPQt1t2t3t4t4 15 当 CP 由 1 变为 0 时,=+1nQnQ1 当1 时,由于1,故111=图 C 图 D 例:试写出如图示电路的特性方程,并画出如图示给定信号 CP、作用下端的波形,设触发器的初始状态为 0.解:由题意该触发器为下降沿触发器 JK 触发器其特性方程 nnnQKQJQ+=+1(CP 下降沿到来时有效)其中其中BAJ=BAK+=由 JK 触发器功能:J=1,K=0 CP 作用后=+1nQ1 J=0,K=0 CP 作用后=+1nQ0 J=0,K=0 CP 作用后=+1nQnQ J=1,K=1 CP 作用后=+1nQnQ 第 6 章 时序逻辑电路分类
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 期末 复习 完整版 考试
限制150内